xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的數(shù)字幅頻均衡功率放大器的解決方案

摘要：提出了一種基于FPGA 的數(shù)字幅頻均衡功率放大器的設(shè)計方案。系統(tǒng)在完成基于AD620前級小信號放大電路設(shè)計的基礎(chǔ)上，分析了阻帶網(wǎng)絡(luò)的幅頻特性；結(jié)合分析結(jié)果與FIR 濾波算法給出了相應(yīng)的濾波器組成方案。后級功
關(guān)鍵字： FPGA 數(shù)字幅頻均衡方案

一種基于FPGA的正弦波信號發(fā)生器的設(shè)計

摘要：現(xiàn)代測試領(lǐng)城中，經(jīng)常需要信號發(fā)生器提供多種多樣的的測試信號去檢驗實際電路中存在的設(shè)計問題。傳統(tǒng)的信號發(fā)生器多采用模擬電路搭建。以正弦波信號發(fā)生器為例，結(jié)合DDS直接數(shù)字合成技術(shù)，基于FPGA設(shè)計其他外圍
關(guān)鍵字： FPGA 正弦波信號發(fā)生器

一種基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)研究設(shè)計

自由立體顯示器是一種無需佩戴輔助裝置就能觀看三維立體效果的顯示器。由于立體顯示器能夠真實還原三維...
關(guān)鍵字： FPGA 立體視頻轉(zhuǎn)換 SDRAM DVI

基于DSP的1553B總線系統(tǒng)設(shè)計與實現(xiàn)

基于DSP的1553B總線系統(tǒng)設(shè)計與實現(xiàn),摘要：在研究1553B總線協(xié)議特點的基礎(chǔ)上，提出了一種基于DSP的1553B總線接口設(shè)計方案．詳細(xì)描述了硬件電路的實現(xiàn)及軟件驅(qū)動程序的編寫。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執(zhí)行元件，采
關(guān)鍵字： DSP FPGA

多相濾波的數(shù)字相干檢波原理及FPGA實現(xiàn)

多相濾波是實現(xiàn)數(shù)字下變頻及數(shù)字相干檢波的關(guān)鍵技術(shù)，是雷達(dá)、聲納和通信等系統(tǒng)中為數(shù)字信號處理提供高質(zhì)量的正交信號的有效手段。文中討論了多相濾波的基本原理，給出了采用多相濾波的方法對中頻帶限信號處理的仿真分析，并結(jié)合一款脈沖壓縮雷達(dá)中頻數(shù)字化接收機(jī)的實現(xiàn)方案進(jìn)行工程驗證，結(jié)果表明，在技術(shù)指標(biāo)上可有效克服正交通道不一致問題，具有較高的應(yīng)用價值。
關(guān)鍵字： FPGA 多相濾波數(shù)字相干檢波

基于FPGA的音樂播放控制電路設(shè)計

基于FPGA的音樂播放控制電路設(shè)計,　　隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對這一狀況，人們已經(jīng)清醒地認(rèn)識到，要分析和設(shè)計復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實驗教學(xué)已遠(yuǎn)不能滿足社會對高新技術(shù)人才的培養(yǎng)需要。本文就一個
關(guān)鍵字：控制電路設(shè)計播放音樂 FPGA 基于

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計,　面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口，這點絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無限多種高度復(fù)雜的 I/O
關(guān)鍵字： I/O 設(shè)計夾層 FPGA FMC 標(biāo)準(zhǔn) 基于

基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢幾乎是不可能的。定制ASIC的設(shè)計周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長。另外，標(biāo)準(zhǔn)單元ASIC還
關(guān)鍵字： ARM MCU FPGA

如何實現(xiàn)FPGA到DDR3 SDRAM存儲器的連接

采用90nm工藝制造的DDR3 SDRAM存儲器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲密度更可高達(dá)2Gbits。該架構(gòu)無疑速度更快，容量更大，單位比特的功耗更低，但問
關(guān)鍵字： SDRAM FPGA DDR3 存儲器

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計了一個適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點，實現(xiàn)了對輸入中頻信號的高效高速處理，同
關(guān)鍵字： FPGA 寬帶數(shù)字接收機(jī) 帶寬

基于FPGA和IP Core的定制緩沖管理的實現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來完成。在很多情況下NP
關(guān)鍵字： FPGA Core 定制

基于FPGA的DDFS與DDWS兩種實現(xiàn)方式

DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民...
關(guān)鍵字： DDFS DDWS FPGA

基于FPGA原型的GPS基帶驗證系統(tǒng)設(shè)計與實現(xiàn)

隨著SoC設(shè)計復(fù)雜度的提高，驗證所需時間已經(jīng)占到整個設(shè)計周期的70%以上，如何減少驗證時間成為一個十分重要...
關(guān)鍵字： GPS 基帶驗證系統(tǒng) FPGA SoC

FPGA與MCU/模擬技術(shù)整合提速

　　繼賽靈思今年年初發(fā)布了與ARM的合作計劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計劃，Actel則被模擬/混合信號公司Microsemi收購，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢。針對這些整合趨勢，F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來會如何? 　　
關(guān)鍵字： ARM FPGA MCU

英特爾也要跨足晶圓代工

　　英特爾將與臺積電可程序邏輯門陣列(FPGA)客戶Achronix簽訂22納米晶圓代工合約，這是英特爾首度跨足晶圓代工市場，市場解讀英特爾此舉挑戰(zhàn)臺積電晶圓代工龍頭地位意圖已十分明顯。　
關(guān)鍵字：英特爾晶圓代工 FPGA

共6764條 314/451 |‹ « 312 313 314 315 316 317 318 319 320 321 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]