臺(tái)積電認(rèn)可Cadence Tempus時(shí)序簽收工具用于20納米設(shè)計(jì)

　　Cadence日前宣布，臺(tái)積電(TSMC)在20納米制程對(duì)全新的Cadence Tempus時(shí)序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過(guò)臺(tái)積電嚴(yán)格的EDA工具驗(yàn)證過(guò)的Cadence Tempus 時(shí)序簽收解決方案能夠確?？蛻魧?shí)現(xiàn)先進(jìn)制程節(jié)點(diǎn)的最高精確度標(biāo)準(zhǔn)。

　　“Tempus時(shí)序簽收技術(shù)利用分布式處理和創(chuàng)新的增量式時(shí)序分析技術(shù)，使時(shí)序分析性能達(dá)到了新的高度，”Cadence公司芯片實(shí)現(xiàn)集團(tuán)，芯片簽收與驗(yàn)證部副總裁Anirudh Devgan表示。“我們與臺(tái)積電密切合作，確保Tempus的結(jié)果滿足他們嚴(yán)格的標(biāo)準(zhǔn)，從而實(shí)現(xiàn)成功的芯片和可靠的設(shè)計(jì)。”

　　臺(tái)積電的精確性認(rèn)證對(duì)Tempus時(shí)序收斂解決方案的要求包含了基礎(chǔ)延時(shí)計(jì)，以及由信號(hào)完整性效應(yīng)所引起的靜態(tài)噪聲分析(glitch)計(jì)算。這兩種分析是必需的，以便有一個(gè)完整的時(shí)序和信號(hào)完整性分析解決方案。

　　“認(rèn)證是臺(tái)積電整個(gè)設(shè)計(jì)生態(tài)系統(tǒng)中不可或缺的一環(huán)，” 臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷(xiāo)部資深總監(jiān)Suk Lee表示。“Cadence Tempus時(shí)序簽收工具能夠應(yīng)對(duì)臺(tái)積電未來(lái)制程節(jié)點(diǎn)的設(shè)計(jì)挑戰(zhàn)。我們和Cadence緊密合作，確保Tempus能通過(guò)我們的認(rèn)證標(biāo)準(zhǔn)。我們期待與Cadence在未來(lái)更多技術(shù)上展開(kāi)合作，共同幫助我們的客戶應(yīng)對(duì)復(fù)雜設(shè)計(jì)，生產(chǎn)出功能可靠芯片。”

　　Cadence Tempus簽收技術(shù)提供：

　　• 高性能并行處理全流程時(shí)序分析

　　• 可擴(kuò)展的體系架構(gòu)，可處理具有數(shù)億單元實(shí)例的設(shè)計(jì);

　　• Tempus集成時(shí)序收斂環(huán)境，它通過(guò)多線程和分布式時(shí)序分析，提供多模多角MMMC(multi-mode, multi-corner) 以及考慮物理layout信息的時(shí)序收斂。