單雙電源處理器上電復位功能及門限電壓的選擇

　摘要：本文討論用于單電源或雙電源處理器的上電復位功能和門限電壓的選擇策略，另外，還探討了手動復位、電源失效和低電壓檢測等功能。文中闡述了避免使用分立POR和處理器內部POR的原因，并解釋了順序供電、電壓跟蹤和順序復位等。

　　上電復位(POR)的任務之一是確保電源剛被打開時，處理器從一個已知的地址開始運行。為此，POR邏輯輸出在處理器電源剛被打開時將處理器鎖定在復位態(tài)。POR的第二個任務是，在以下三件事情完成以前，阻止處理器從已知地址開始運行：系統(tǒng)電源已穩(wěn)定在適當?shù)乃?處理器的時鐘已經建立;以及內部寄存器已經正確裝載。POR完成這第二個任務的手段是片上定時器，它繼續(xù)在一個預定的時間間隔內保持處理器處于復位態(tài)。這個定時器在處理器電源到達規(guī)定的電壓門限后觸發(fā)，設定時間走完后，定時器終止，并促使POR輸出變?yōu)闊o效，處理器脫離復位態(tài)并開始運行(圖1)。處理器的數(shù)據(jù)資料會給出所需要的定時器延遲間隔。順便提一下，這個定時器正是POR和一般電壓監(jiān)測器的區(qū)別所在，后者也能以一定的電壓門限監(jiān)視電壓，但不具備定時功能。

　　圖1. POR保持處理器處于復位狀態(tài)，直到電源電壓超過POR門限，并且經過了一個規(guī)定延時。

　　POR良好的抗噪聲干擾能力在監(jiān)視處理器時也是必需的，這也是它和電壓監(jiān)視器的不同之處。當有一個小而快的干擾出現(xiàn)在電源上時POR不應發(fā)出復位，因為這種干擾并不會影響處理器的工作。但是，比較長的小干擾和短的或長的大幅度干擾都會給處理器造成問題。因此，最好的方法是采用一種POR，它可以同時監(jiān)視進入電源電壓的干擾的幅度和持續(xù)時間，并以此來決定是否發(fā)出復位。最終目標是真實反映處理器自身的行為，只在需要的時候發(fā)出復位，而在處理器正常工作的時候不應該去復位它。圖2是一條摘自MAX6381/MAX6382數(shù)據(jù)資料的曲線，它描述了能夠觸發(fā)復位的電源電壓上的干擾幅度/間隔。這條曲線說明，MAX6381/MAX6382在監(jiān)視到電源電壓低于規(guī)定門限100mV的持續(xù)時間至少到10ms才會觸發(fā)復位。

　　圖2. POR是否產生復位與干擾的幅度和持續(xù)時間有關。

　　一旦電源電壓回到門限以上，POR定時器只在一個預定的間隔之后才會撤消復位信號。

　　有些處理器提供雙向復位引腳—不僅可以通過該引腳接收復位信號，并且還可以通過它發(fā)送復位。粗看起來，一個具有開漏輸出的POR似乎可以滿足這種條件。然而，還有其他問題，因為處理器必須確定是它自己，還是外部器件發(fā)出的復位。有必要采用一個專為此條件配置的POR(參見MAX6314數(shù)據(jù)資料)。

　　確定POR門限電壓—單電源處理器

　　如何確定正確的POR門限電平，以及對于該電平精度的要求，常常沒有被正確地認識。為了使設計者對于這項任務的細節(jié)有一個更清晰的了解，我們以一個處理器為例來說明這個問題，假定該處理器保證正確工作于3.3V ±0.3V電源D更明確地講，也就是從3.00V到3.60V。在選擇電壓門限時，設計者應遵循下面兩種策略之一。

　　策略之一是確保3.3V電源有足夠的準確度，為此可以選擇一個POR，它的門限加容差完全位于±0.3V范圍以內。在此情況下，POR門限位于電源范圍的低端(±3%)和處理器允許電壓范圍的低端之間(圖3a)?；诖瞬呗?，POR在電源電壓處于容差以內的時候不會發(fā)出復位。但是，當電源電壓跌落到容差以下，而仍然維持在處理器保證正確工作的范圍以內時，POR就會發(fā)出復位信號。這樣可以確保在處理器發(fā)生錯誤操作之前(因電壓跌落到保證工作范圍以下)發(fā)出復位。

　　圖3. 當電源電壓低于規(guī)定的電壓范圍而高于處理器的允許電壓范圍的底線時，為了確保處理器復位，可按圖3a選擇POR門限。然而，選擇一個門限電壓低于處理器允許范圍的POR (圖3b)，則只要電源電壓在此范圍內就不會觸發(fā)復位，并允許采用一個更粗容差的電源。

　　根據(jù)這個策略，合適的POR選擇之一是MAX6381中的一個型號，這個型號在整個溫度范圍內具有3.00V至3.15V的門限范圍(圖3a)。采用了這種POR，一旦電源跌落到其規(guī)定電壓范圍以下，處理器就會復位，而此時的電源尚未跌落到處理器的規(guī)定電壓范圍以下。另外，由于門限范圍的上限為3.15V，當電源位于其允許范圍以內時不會發(fā)生復位。然而，將電源接入處理器時，由于連接器和電路板走線上的電壓降，可能會使處理器上的電壓降到3.15V以下。這種情況下，盡管電源電壓仍在規(guī)定范圍以內，復位仍有可能發(fā)生。這時，就有必要選用容差更小的電源或容差更小的POR門限，或兩者兼之。

　　這種設計方法對于電源上的干擾或噪聲更為敏感，因為電源電壓可能會非常接近于POR門限(取決于POR門限和電源電壓分別位于它們的容差范圍內的位置)。因此，該方法適用于干擾和噪聲很小，且電源容差小的系統(tǒng)。

　　有些設計者在選擇POR門限時會采納第二種不同的策略。他們采用門限低于處理器保證工作電壓(本例中為3.00V)的POR。這就允許處理器工作于允許范圍以內的任何電壓下，而不會遭遇復位。它還允許更寬松的電源容差。這些設計者輕松地假定，在上電期間，電源會連續(xù)地上升到POR門限以上，并穩(wěn)定在規(guī)定范圍內的電壓上(本例中為3.20V至3.40V)。并且預期這些會在POR定時器遠未計滿之前就早早發(fā)生。很多時候，設計者利用有些電源提供的power-OK信號來確定電源是否工作于規(guī)定范圍以內。