碳化硅MOSFET的短路實(shí)驗(yàn)性能與有限元分析法熱模型的開發(fā)

摘要：本文的目的是分析碳化硅MOSFET的短路實(shí)驗(yàn)(SCT)表現(xiàn)。具體而言，該實(shí)驗(yàn)的重點(diǎn)是在不同條件下進(jìn)行專門的實(shí)驗(yàn)室測量，并借助一個(gè)穩(wěn)健的有限元法物理模型來證實(shí)和比較測量值，對短路行為的動態(tài)變化進(jìn)行深度評估。

　　前言

　　就目前而言，碳化硅(SiC)材料具有極佳的的電學(xué)和熱學(xué)性質(zhì)，使得碳化硅功率器件在性能方面已經(jīng)超越硅產(chǎn)品。在需要高開關(guān)頻率和低電能損耗的應(yīng)用中，碳化硅MOSFET正在取代標(biāo)準(zhǔn)硅器件。半導(dǎo)體技術(shù)要想發(fā)展必須解決可靠性問題，因?yàn)橛行?yīng)用領(lǐng)域?qū)煽啃砸笫謬?yán)格，例如：汽車、飛機(jī)、制造業(yè)和再生能源。典型的功率轉(zhuǎn)換器及相關(guān)功率電子元件必須嚴(yán)格遵守電氣安全規(guī)則，要能在惡劣條件下保持正常工作，其魯棒性能夠耐受短路這種最危險(xiǎn)的臨界事件的沖擊 ^[1]。

　　沒有設(shè)備能夠監(jiān)測微秒級功率脈沖引起的器件內(nèi)部溫度升高，當(dāng)脈沖非常短時(shí)，只能用模擬方法估算晶體管結(jié)構(gòu)內(nèi)部和相鄰層的溫度上升。此外，溫度估算及其與已知臨界值的相關(guān)性將能解釋實(shí)驗(yàn)觀察到的失效模式。

　　在這種情況下，模擬工具和分析方法起著重要作用，因?yàn)榱私庠跇O端測試條件下結(jié)構(gòu)內(nèi)部發(fā)生的現(xiàn)象，有助于解決如何強(qiáng)化技術(shù)本身的魯棒性問題，從而節(jié)省開發(fā)時(shí)間^{[2]，[3]}。

　　本文簡要介紹了650V、45mΩ碳化硅功率MOSFET樣品的短路實(shí)驗(yàn)，以及相關(guān)的失效分析和建模策略。

　　短路試驗(yàn)分析與結(jié)構(gòu)模擬

　　在做短路實(shí)驗(yàn)(SCT)前，先用電壓電流曲線測量儀對待測樣品的柵極氧化層進(jìn)行完整性測試，如圖1(a)所示。然后，對待測器件進(jìn)行動態(tài)表征測試，評估其開關(guān)特性。 圖1(b)所示是典型開關(guān)表征的等效電路圖。圖1(c)所示是相關(guān)實(shí)驗(yàn)的波形：Vgs、Vds、Id，以及在VDD = 400V、20A負(fù)載電流、Vgs=-5/20V、Rg =4.7Ω關(guān)斷時(shí)的功率分布Poff。計(jì)算出關(guān)斷能量Eoff，取值約25?J。

圖1(a)柵極氧化層測量，(b)開關(guān)表征等效電路(c)典型的關(guān)斷波形

　　圖2(a)所示是短路實(shí)驗(yàn)的試驗(yàn)臺，圖2(b)所示是實(shí)驗(yàn)等效電路圖。

圖2實(shí)驗(yàn)裝置：(a)試驗(yàn)臺，(b)等效電路

　　圖3(a)所示是樣品1在失效條件下的短路實(shí)驗(yàn)波形。施加一串時(shí)間寬度增量為250ns的單脈沖達(dá)到失效點(diǎn)。觀察到脈沖間延遲為5秒。在VDD = 400V、Vgs = 0/20V和Rg =4.7Ω的條件下，樣品1順利完成tsc=5,75?s脈沖短路實(shí)驗(yàn)。

圖3(a)短路試驗(yàn)動態(tài)波形 (b)和(c)柵極氧化層電學(xué)表征(d)短路試驗(yàn)導(dǎo)致柵極氧化層退化后的關(guān)斷波形

　　在這個(gè)時(shí)步里，脈沖無法顯示失效模式，需要在下一個(gè)時(shí)步(tsc=6?s)中去驗(yàn)證，此時(shí)，柵極氧化層被不可逆地?fù)p壞。觀察到漏極電流Id和Vgs下降(圖3(a))。在圖3(b)中觀察到的損壞是短路能量(Esc)過高導(dǎo)致的柵極氧化層失效，并且用曲線測量儀證實(shí)失效存在，如圖3(c)所示。觀察到的柵極氧化層退化與Eoff性能的動態(tài)變化相關(guān)，如圖3(d)所示。

　　隨后，對失效器件進(jìn)行失效分析，在后側(cè)和前側(cè)用光電子能譜確定缺陷位置，并用聚焦離子束方法進(jìn)行“熱點(diǎn)”截面分析。 圖4所示的物理缺陷本質(zhì)上是多晶硅層熔化，與電廢料一致。

圖4：退化后物理分析