納米壓?。阂粋€「備胎」走向「臺前」的故事

佳能在 10 月 13 日宣布，正式推出納米壓印半導(dǎo)體制造設(shè)備。對于 2004 年就開始探索納米壓印技術(shù)的佳能來說，新設(shè)備的推出無疑是向前邁出了一大步。佳能推出的這個設(shè)備型號是 FPA-1200NZ2C，目前可以實現(xiàn)最小線寬 14nm 的圖案化，相當于生產(chǎn)目前最先進的邏輯半導(dǎo)體所需的 5 納米節(jié)點。

佳能表示當天開始接受訂單，目前已經(jīng)向東芝供貨。

半導(dǎo)體行業(yè)可謂是「苦光刻機久已」，納米壓印設(shè)備的到來，讓期盼已久的半導(dǎo)體迎來一線曙光。那么什么是納米壓印技術(shù)？這種技術(shù)距離真的能夠取代光刻機嗎？

納米壓印走向臺前

想要了解納米壓印到底解決了什么問題，先從了解傳統(tǒng)芯片制造方式開始。傳統(tǒng)的芯片制造方式，先是從半導(dǎo)體晶硅中切割出很薄的圓形晶片，反復(fù)進行成膜、曝光、顯影、注入負離子等處理，從而生產(chǎn)出半導(dǎo)體芯片。

一開始是制作光罩，也就是對電子回路進行設(shè)計，把決定芯片功能和性能的電子回路刻畫在幾十張玻璃板上。

之后準備圓形的晶片，將其作為制作芯片的胚子，加熱晶片使得其表面形成氧化膜，然后涂上光刻膠。光刻膠通過改變化學(xué)性質(zhì)的方式讓晶圓成為「相紙」。晶圓表面的光刻膠層越薄，涂覆越均勻，可以印刷的圖形就越精細。

根據(jù)光（紫外線）反應(yīng)性的區(qū)別，光刻膠可分為兩種：正膠和負膠，前者在受光后會分解并消失，從而留下未受光區(qū)域的圖形，而后者在受光后會聚合并讓受光部分的圖形顯現(xiàn)出來。

在晶圓上覆蓋光刻膠薄膜后，就可以通過控制光線照射來完成電路印刷，這個過程被稱為「曝光」。曝光之后的步驟是在晶圓上噴涂顯影劑，目的是去除圖形未覆蓋區(qū)域的光刻膠，從而讓印刷好的電路圖案顯現(xiàn)出來。

這其中，涂覆光刻膠、曝光和顯影三個步驟屬于光刻，所以簡單來講，光刻就是利用光線將電路圖案「印刷」到晶圓上。

光刻機處理一個晶片，不是一次能完事的，基本會來好幾次，有時要多重曝光，要上十次。因此，光刻是芯片制造過程中最重要、最復(fù)雜也最昂貴的工藝步驟，其成本占總生產(chǎn)成本的 30% 以上，同時占據(jù)了將近 50% 的生產(chǎn)周期。

納米壓印替代的就是光刻環(huán)節(jié)。以往的設(shè)備就是采用「光」來刻電子回路圖形，而納米壓印就是把電子回路圖形像「蓋章」那樣蓋上。

來源：佳能

把液滴狀的刻膠（樹脂）涂到晶片上，然后將掩膜按壓（壓?。┰诳棠z上，并重復(fù)疊加進行此種按壓。這之后經(jīng)過將掩膜從刻膠分離的「離模」工序，作出電路圖形。也就是之前的制作過程是「非接觸」，現(xiàn)在變成了「接觸」。

這其中有多個好處。第一個，降低成本。既然不需要「光」進行刻繪，那么就不需要復(fù)雜的光路系統(tǒng)和昂貴的光源。此外，如果使用光刻技術(shù)，光刻后還附加了很多額外的處理步驟（包括額外的光刻、沉積、刻蝕），如果無需光刻，那么這些步驟帶來的成本也將省下。

佳能的研究顯示，其設(shè)備在每小時 80 片晶圓的吞吐量和 80 片晶圓的掩模壽命下，納米壓印光刻相對 ArF 光刻工藝可降低 28% 的成本，隨著吞吐量增加至每小時 90 片，掩模壽命超過 300 批次，成本可降低 52%。

第二個，模板設(shè)計更簡單。無需光刻機使用的掩膜版圖案設(shè)計，壓印出來的圖案尺寸完全由模板上的圖案決定，所以不會受到傳統(tǒng)光刻膠技術(shù)中光源波長、光學(xué)衍射的限制和影響。納米壓印技術(shù)只要預(yù)先在掩膜上制作好圖案，即使是復(fù)雜結(jié)構(gòu)也能一次性形成，同時也避免了傳統(tǒng)光刻工藝中的多次重復(fù)曝光。

圖 (a) 使用 NIL 的 3D 圖案化，(b)SAQP（自對準四重圖案化）和 NIL 在一維精細圖案化中的比較

第三個，與光學(xué)光刻相比，納米壓印則是將形成三維結(jié)構(gòu)的掩膜壓在晶圓上被稱為液體樹脂的感光材料上，同時照射光線，一次性完成結(jié)構(gòu)的轉(zhuǎn)印。傳統(tǒng)的光刻技術(shù)都是基于二維平面的加工方式，三維結(jié)構(gòu)獲取比較困難，同時可控性較差，但是對于納米壓印技術(shù)，只要制作成模板，就可以批量生產(chǎn)三維產(chǎn)品。

這些優(yōu)勢，都讓納米壓印技術(shù)被推到「最有可能替代 EUV 的下一代光刻技術(shù)」的地位。

日本企業(yè)是該路線的主要推動者

1995 年，華裔科學(xué)家周郁（Stephen Chou）教授首次提出納米壓印概念，從此揭開了納米壓印制造技術(shù)的研究序幕。

日本企業(yè)將其視為實現(xiàn)逆襲的第一步。畢竟，當年日本尼康、佳能在光刻市場一度稱王稱霸。由于對未來預(yù)判的失誤，當 ASML 和臺積電共同研發(fā)的浸沒式光刻機誕生，就將固執(zhí)的尼康遠遠甩在身后。從當前光刻機市場占比來看，全球的市場 ASML 占 80%，一家獨大，剩下市場基本由佳能、尼康瓜分，市占率分別為 10%、8%。

目前來看，日本在納米壓印技術(shù)方面，無論是研發(fā)還是產(chǎn)品實現(xiàn)都走在了世界的前列。

佳能自 2004 年開始秘密研發(fā)納米壓印技術(shù)。2014 年，佳能收購了美國的一家納米壓印技術(shù)的研發(fā)公司，隨后還和東芝一起合作，開始研發(fā)納米壓印技術(shù)。

2017 年起，鎧俠 (KIOXIA）、佳能和大日本印刷 3 家日本企業(yè)就在鎧俠的四日市工廠（三重縣四日市）啟動了納米壓印的試制設(shè)備的運行。

到了 2021 年，三家企業(yè)在技術(shù)層面拿出了推向?qū)嵱没臅r間表，計劃最早將在 2025 年使如同蓋章一樣形成電路的「納米壓印」實現(xiàn)實用化。不過現(xiàn)在看來，佳能提前了兩年，在 2023 年時就已經(jīng)推出了納米壓印半導(dǎo)體制造設(shè)備。

納米壓印半導(dǎo)體制造設(shè)備「FPA-1200NZ2C」

盡管納米壓印技術(shù)被吹的神乎其神，但作為一種探索性技術(shù)，納米壓印依然存在問題。

一個是前文提到的，制作過程由「非接觸」變?yōu)榱恕附佑|」，這就帶來了新的問題。壓印過程中，晶片和掩膜之間會進入空氣。這有點像手機貼膜，如果在貼膜的過程中混入了空氣，那就會有不貼合的情況，這就不能正確地制作電子回路圖形了。而在實際的生產(chǎn)過程中，除了空氣，細小的粉塵顆粒同樣會影響成品良率。

再一個挑戰(zhàn)是對準，特別是在晶圓邊緣附近。之前是使用相較于實際電子回路四倍大的模子，然后利用透鏡其縮小后曝光印制在晶片上。納米壓印的方式則是直接按壓模子，所以模子與電子回路是等倍大小，那么精度要求就提高了四倍。

最后，接觸壓印就需要考慮材料、應(yīng)力、形變等等問題。作為一套新的方法論，納米壓印光刻還需要大量的研發(fā)和市場試錯。

納米壓印市場正在逐漸壯大

聊了這么多，我們再來看看納米壓印的實際市場。

在芯片領(lǐng)域，納米壓印可以制造各種集成電路，并且更加擅長制造 3D NAND、DRAM 等存儲芯片，與微處理器等邏輯電路相比，存儲制造商具有嚴格的成本限制，且對缺陷要求放寬，納米壓印光刻技術(shù)與之非常契合。

從佳能本身的路線圖來說，也是按照從 3D NAND 存儲芯片開始，逐漸過渡到 DRAM，最終實現(xiàn) CPU 等邏輯芯片的制造。

存儲廠商在芯片制造上對成本把控極為嚴苛，同時設(shè)計的余量可以承受一定的缺陷而不影響成品率，放寬對缺陷的要求，所以目前已經(jīng)有不少存儲廠商計劃使用納米壓印技術(shù)來制造存儲芯片。

大概 SK 海力士是最早開始用這個技術(shù)的企業(yè)，SK 海力士從佳能引進了納米壓印設(shè)備，目前正在進行測試，計劃在 2025 年左右使用該設(shè)備開始量產(chǎn) 3D NAND 閃存，到目前為止的測試結(jié)果良好。據(jù)稱佳能納米壓印設(shè)備的技術(shù)指標不錯，套刻精度達到了 2.4nm/3.2nm，每小時可制造 100 片以上晶圓，基本達到了 3D NAND 大規(guī)模生產(chǎn)的水平。

有業(yè)內(nèi)人士表示：「與 EUV 相比，納米壓印技術(shù)形成圖案的自由度較低，因此預(yù)計將優(yōu)先用于生產(chǎn)維持一定圖案的 NAND 型閃存。」SK 海力士開始采購設(shè)備也是因為這個原因。如果納米壓印設(shè)備實現(xiàn)商用化，以 SK 海力士為首的 NAND 閃存企業(yè)將能夠提高從 200 層開始的工序難度越來越高的 3D NAND 閃存領(lǐng)域的生產(chǎn)效率。

鎧俠和佳能先前就一起合作研發(fā)納米壓印技術(shù)，鎧俠的目標是將納米壓印技術(shù)引入自己的閃存生產(chǎn)線。將來，在新涉足比 15 納米更加微細的半導(dǎo)體之際，有可能充分加以利用。

總而言之，想要替代「EUV 光刻機」，納米壓印還有一段距離。但是對于業(yè)界來說，納米壓印仍是一個可以期待的「備胎」。