首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計(jì)

  • 引言
    檢測系統(tǒng)的可重構(gòu)設(shè)計(jì)是檢測技術(shù)的發(fā)展方向?？芍貥?gòu)設(shè)計(jì)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。對于檢測系統(tǒng)而言，可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
  • 關(guān)鍵字： CPLD  ARM  可重構(gòu)  檢測系統(tǒng)設(shè)計(jì)    

用CPLD和Flash實(shí)現(xiàn)FPGA配置

  • 摘要：FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法，給出了一個(gè)用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實(shí)例。
    關(guān)鍵詞：現(xiàn)場可編程
  • 關(guān)鍵字： Flash  CPLD  FPGA    

基于Multibus總線的隔離AD／DA模塊設(shè)計(jì)

  • 摘要：AD／DA模塊通過Multibus總線與主機(jī)通訊，通過AD接口采集數(shù)據(jù)，經(jīng)過控制軟件處理，輸出模擬量驅(qū)動執(zhí)行機(jī)構(gòu)。本文簡要介紹了AD／DA模塊的設(shè)計(jì)原理和實(shí)現(xiàn)方法，并對一些關(guān)鍵技術(shù)進(jìn)行介紹。
    關(guān)鍵詞：AD／DA模塊；
  • 關(guān)鍵字： AD／DA  采集數(shù)據(jù)  放大器  CPLD  

基于FPGA的擴(kuò)頻測距快速捕獲仿真研究

  • 分析了擴(kuò)頻測距理論原理與優(yōu)勢，給出了一種基于FPGA的快速擴(kuò)頻測距模型。通過運(yùn)用FFT IP Core計(jì)算收發(fā)序列間的互相關(guān)函數(shù)，可以實(shí)現(xiàn)快速捕獲。仿真結(jié)果表明，該方法具有速度快、誤差小、設(shè)計(jì)靈活、效率高的特點(diǎn)。
  • 關(guān)鍵字： FPGA  擴(kuò)頻  快速捕獲  仿真研究    

基于FPGA的32位ALU軟核設(shè)計(jì)

  • 介紹了一種基于可編程邏輯器件FPGA和硬件描述語言VHDL的32位ALU的設(shè)計(jì)方法。該ALU采取層次化設(shè)計(jì)方法，由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成，能實(shí)現(xiàn)32位有符號數(shù)和無符號數(shù)的加減乘除運(yùn)算，另外還能實(shí)現(xiàn)9種邏輯運(yùn)算、6種移位運(yùn)算以及高低字節(jié)內(nèi)容互換。該ALU在QuartuslI軟件環(huán)境下進(jìn)行了功能仿真，通過驗(yàn)證表明，所設(shè)計(jì)的ALU完全正確，可供直接調(diào)用。
  • 關(guān)鍵字： FPGA  ALU  軟核    

基于FPGA控制的數(shù)字化語音存儲與回放系統(tǒng)

  • 摘要：數(shù)字化語音存儲與回放系統(tǒng)的作用是對語音進(jìn)行錄音和放音，并實(shí)現(xiàn)數(shù)字化控制。能夠做到語音回放的方法有很多，本課題研究的是基于FPGA控制下的語音存儲與回放系統(tǒng)。
    關(guān)鍵詞：語音錄放；數(shù)模轉(zhuǎn)換；模數(shù)轉(zhuǎn)換；FP
  • 關(guān)鍵字： FPGA  數(shù)字化  回放系統(tǒng)  語音存儲    

FPGA基礎(chǔ)入門（二）

基于CPLD設(shè)計(jì)的電器定時(shí)開關(guān)控制系統(tǒng)

利用CPLD來替代微控制器的6種方法

我學(xué)習(xí)FPGA的總結(jié)

verilog中阻塞賦值和非阻塞復(fù)制的理解

選擇VHDL或者verilog HDL還是System Verilog？

系統(tǒng)級芯片設(shè)計(jì)語言和驗(yàn)證語言的發(fā)展

FPGA設(shè)計(jì)中關(guān)鍵問題的研究

讓Verilog仿真狀態(tài)機(jī)時(shí)可以顯示狀態(tài)名

共6991條 307/467 |‹ « 305 306 307 308 309 310 311 312 313 314 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473