首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：FPGA在外設(shè)接口實(shí)現(xiàn)方面的優(yōu)勢(shì)

  • FPGA的一個(gè)重要的應(yīng)用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計(jì)。隨著芯片封裝技術(shù)的提高，現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
  • 關(guān)鍵字： 外設(shè)接口  I/O資源  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：典型實(shí)例-基于NIOS II處理器的數(shù)字鐘設(shè)計(jì)

  • 本節(jié)旨在通過給定的工程實(shí)例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計(jì)方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解以下知識(shí)點(diǎn)。
  • 關(guān)鍵字： SOPC  NiosII  FPGA  數(shù)字鐘  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：典型實(shí)例-基于NIOS II處理器的“Hello LED”程序設(shè)計(jì)

  • 本節(jié)旨在通過給定的工程實(shí)例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計(jì)方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。本節(jié)主要講解下面一些
  • 關(guān)鍵字： SOPC  NiosII  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于NIOS II的開發(fā)設(shè)計(jì)流程

  • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個(gè)軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計(jì)嵌入式系統(tǒng)時(shí)，通常會(huì)按照以下步驟。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：Altera公司的NIOS II解決方案

  • NIOS II是一個(gè)用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關(guān)鍵字： Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip，是片上系統(tǒng)簡(jiǎn)稱。它是IC設(shè)計(jì)與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)（或少數(shù)幾個(gè)）芯片上完成整個(gè)系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲(chǔ)器以及外圍電路等。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設(shè)計(jì)。根據(jù)所需的信息類型，可以進(jìn)行功能仿真以測(cè)試設(shè)計(jì)的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標(biāo)器件中測(cè)試設(shè)計(jì)的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級(jí)上仿真盡可能快的時(shí)序條件。
  • 關(guān)鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級(jí)的應(yīng)用，通過時(shí)序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對(duì)這幾種約束方式進(jìn)行介紹。
  • 關(guān)鍵字： QuartusII  約束  FPGA  配置  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學(xué)（LogicLock Methodology）內(nèi)容就是在設(shè)計(jì)時(shí)采用邏輯鎖定的基于模塊設(shè)計(jì)流程（LogicLock block-based design flow），來達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法：它可以讓每個(gè)單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì)，并把所用資源鎖定。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-SignalTap II功能演示

  • 本節(jié)旨在通過給定的工程實(shí)例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級(jí)調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。
  • 關(guān)鍵字： QuartusII  SignalTapII  FPGA  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-LogicLock功能演示

  • 本節(jié)旨在通過Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： FPGA設(shè)計(jì)仿真驗(yàn)證的原理和方法

  • 嚴(yán)格來講，F(xiàn)PGA設(shè)計(jì)驗(yàn)證包括功能與時(shí)序仿真和電路驗(yàn)證。仿真是指使用設(shè)計(jì)軟件包對(duì)已實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測(cè)試，模擬實(shí)際物理環(huán)境下的工作情況。
  • 關(guān)鍵字： 仿真驗(yàn)證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： 功能仿真和時(shí)序仿真的區(qū)別和實(shí)現(xiàn)方法

  • 這里我們使用一個(gè)波形發(fā)生器作為例子，來說明如何使用Modelsim對(duì)Quartus II生成的IP Core和相應(yīng)的HDL文件進(jìn)行功能仿真和時(shí)序仿真。這個(gè)例子里面使用到了由Quartus II生成的一個(gè)片上ROM存儲(chǔ)單元。這種存儲(chǔ)單元和RAM一樣，都是基本的FPGA片上存儲(chǔ)單元，在以后的設(shè)計(jì)里面會(huì)經(jīng)常使用到。
  • 關(guān)鍵字： 仿真驗(yàn)證  功能仿真  FPGA  時(shí)序仿真  

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： 仿真測(cè)試文件（Testbench）的設(shè)計(jì)方法

  • 隨著設(shè)計(jì)量和復(fù)雜度的不斷增加，數(shù)字設(shè)計(jì)驗(yàn)證變得越來越難，所消耗的成本也越來越高。面對(duì)這種挑戰(zhàn)，驗(yàn)證工程師必須依靠相應(yīng)的驗(yàn)證工具和方法才行。對(duì)于大型的設(shè)計(jì)，比如上百萬門的設(shè)計(jì)驗(yàn)證，工程師必須使用一整套規(guī)范的驗(yàn)證工具；而對(duì)于較小的設(shè)計(jì)，使用具有HDL testbench的仿真器是一個(gè)不錯(cuò)的選擇。
  • 關(guān)鍵字： 仿真驗(yàn)證  仿真測(cè)試文件  FPGA  Testbench  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 創(chuàng)建工程設(shè)計(jì)文件

  • Quartus II軟件將工程信息存儲(chǔ)在Quartus II工程配置文件中，如表5.1所示。它包含有關(guān)Quartus II工程的所有信息，包括設(shè)計(jì)文件、波形文件、SignalTap? II文件、內(nèi)存初始化文件以及構(gòu)成工程的編譯器、仿真器和軟件構(gòu)建設(shè)置。
  • 關(guān)鍵字： QuartusII  編譯器  FPGA  仿真器  
共8327條 100/556 |‹ « 98 99 100 101 102 103 104 105 106 107 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473