sram 文章進入sram技術(shù)社區(qū)

SoC低電壓SRAM技術(shù)介紹

東芝在“2010 Symposium on VLSITechnology”上，發(fā)布了采用09年開始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術(shù)。該技術(shù)為主要用于便攜產(chǎn)品及消費類產(chǎn)品的低功耗工藝技術(shù)。通過控制晶體管閾值電壓的經(jīng)時變化，可抑
關(guān)鍵字： SRAM SoC 低電壓

基于SRAM的FPGA配置數(shù)據(jù)存儲方式解析方案

1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn)，當前采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢，特別是在需要進行大規(guī)模運算的通信領(lǐng)域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲方式，掉電后數(shù)據(jù)消失，
關(guān)鍵字： SRAM FPGA 數(shù)據(jù)存儲方式

SRAM在網(wǎng)絡(luò)中的應(yīng)用分析

同步SRAM的傳統(tǒng)應(yīng)用領(lǐng)域是搜索引擎，用于實現(xiàn)算法。在相當長的一段時間里，這都是SRAM在網(wǎng)絡(luò)中發(fā)揮的主要作用。然而，隨著新存儲技術(shù)的出現(xiàn)，系統(tǒng)設(shè)計師為SRAM找到了新的用武之地，如：NetFlow(網(wǎng)流)、計數(shù)器、統(tǒng)計、
關(guān)鍵字：分析應(yīng)用網(wǎng)絡(luò) SRAM

基于SRAM工藝FPGA的加密方法介紹

在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置
關(guān)鍵字：方法介紹加密 FPGA SRAM 工藝基于

嵌入式系統(tǒng)應(yīng)用中NV SRAM存儲器的應(yīng)用

嵌入式系統(tǒng)應(yīng)用中NV SRAM存儲器的應(yīng)用,傳統(tǒng)方案中常常采用EPROM、EEPROM和Flash存儲程序，NVSRAM具有高速存取時間和與SRAM相同的接口，因而可用于存儲程序。本文介紹NVSRAM如何與基于程序和數(shù)據(jù)存儲的微處理器進行接口，并說明選用NVSRAM與現(xiàn)有的其它非易
關(guān)鍵字：應(yīng)用存儲器 SRAM NV 嵌入式系統(tǒng)

DS1265W 8Mb非易失(NV) SRAM

DS1265W 8Mb非易失(NV)SRAM為8,388,608位、全靜態(tài)NV SRAM，按照8位、1,048,576字排列。每個NV SRAM均自帶鋰電 ...
關(guān)鍵字： DS1265W SRAM

DS1250 4096k、非易失SRAM

DS1250 4096k、非易失SRAM為4,194,304位、全靜態(tài)非易失SRAM，按照8位、524,288字排列。每個完整的NV SRAM均自 ...
關(guān)鍵字： DS1250 4096k SRAM

DS1250W 3.3V 4096k全靜態(tài)非易失SRAM

DS1250W 3.3V 4096k NVSRAM為4,194,304位、全靜態(tài)非易失SRAM，按照8位、524,288字排列。每個NV SRAM均自帶鋰 ...
關(guān)鍵字： DS1250W 3.3V 4096k 全靜態(tài) SRAM

一種基于MCU內(nèi)部Flash的在線仿真器設(shè)計方法

摘要：提出了一種基于MCU內(nèi)部Flash的仿真器設(shè)計方法，并完成了設(shè)計和仿真。 ...
關(guān)鍵字：微控制器在線仿真開發(fā)系統(tǒng) Flash SRAM

SoC用低電壓SRAM技術(shù)

東芝在“2010 Symposium on VLSITechnology”上，發(fā)布了采用09年開始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術(shù)。該技術(shù)為主要用于便攜產(chǎn)品及消費類產(chǎn)品的低功耗工藝技術(shù)。通過控制晶體管閾值電壓的經(jīng)時變化，可抑
關(guān)鍵字： SRAM SoC 低電壓

Linux下ColdFire片內(nèi)SRAM的應(yīng)用程序優(yōu)化設(shè)計

Linux下ColdFire片內(nèi)SRAM的應(yīng)用程序優(yōu)化設(shè)計,本文以MP3解碼器為例，介紹了一種在嵌入式Linux系統(tǒng)下配置使用處理器片內(nèi)SRAM的應(yīng)用方案，有效提高了代碼的解碼效率，降低了執(zhí)行功耗。該方案不論在性能還是成本上都得到了很大改善。1 硬件平臺和軟件架構(gòu)硬件平臺采
關(guān)鍵字：優(yōu)化設(shè)計應(yīng)用程序 SRAM ColdFire 片內(nèi) Linux

使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設(shè)計

使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設(shè)計,基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設(shè)計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器，因為這種存儲器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
關(guān)鍵字： SoC 存儲器設(shè)計 ASIC 嵌入式 SRAM 工藝實現(xiàn) 使用

基于FPGA與外部SRAM的大容量數(shù)據(jù)存儲

1引言我們將針對FPGA中內(nèi)部BlockRAM有限的缺點，提出了將FPGA與外部SRAM相結(jié)合來改進設(shè)計的方法，并給出...
關(guān)鍵字： FPGA SRAM

富士通與SuVolta展示其SRAM可在0.4伏低壓下工作

　　富士通半導(dǎo)體有限公司和SuVolta公司宣布，通過將SuVolta的PowerShrink 低功耗CMOS與富士通半導(dǎo)體的低功耗工藝技術(shù)集成，已經(jīng)成功地展示了在0.425V超低電壓下，SRAM(靜態(tài)隨機存儲)模塊可以正常運行。這些技術(shù)降低能耗，為即將出現(xiàn)的終極“生態(tài)”產(chǎn)品鋪平道路。技術(shù)細節(jié)和結(jié)果會在12月5日開始在華盛頓召開的2011年國際電子器件會議(IEDM)上發(fā)表。　　從移動電子產(chǎn)品到因特網(wǎng)共享服務(wù)器，以及網(wǎng)絡(luò)設(shè)備，控制功耗成為增加功能的主要限制。而供應(yīng)電
關(guān)鍵字：富士通 SRAM

富士通和SuVolta展示低電壓工作的SRAM模塊

　　富士通半導(dǎo)體和SuVolta宣布，通過將SuVolta的PowerShrink低功耗CMOS與富士通半導(dǎo)體的低功耗工藝技術(shù)集成，已經(jīng)成功地展示了在0.425V超低電壓下，SRAM(靜態(tài)隨機存儲)模塊可以正常運行。這些技術(shù)降低能耗，為即將出現(xiàn)的終極“生態(tài)”產(chǎn)品鋪平道路。技術(shù)細節(jié)和結(jié)果將會在12月5日開始在華盛頓召開的2011年國際電子器件會議(IEDM)上發(fā)表。　　從移動電子產(chǎn)品到因特網(wǎng)共享服務(wù)器，以及網(wǎng)絡(luò)設(shè)備，控制功耗成為增加功能的主要限制。而供應(yīng)電壓又是決定功耗的重要因素
關(guān)鍵字：富士通 SRAM

共184條 7/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

sram介紹

　　SRAM是英文Static RAM的縮寫，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。不像DRAM內(nèi)存那樣需要刷新電路，每隔一段時間，固定要對DRAM刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會消失，因此SRAM具有較高的性能，但是SRAM也有它的缺點，即它的集成度較低，相同容量的DRAM內(nèi)存可以設(shè)計為較小的體積，但是SRAM卻需要很大的體積，所以在主板上SRAM存儲器要占用一 [ 查看詳細 ]