7nm之后 半導(dǎo)體行業(yè)的榮光將由誰守護？

　　越來越多的設(shè)計和制造難題帶來了越來越多的問題：10/7nm之后還將怎樣延展?有多少公司將參與進來?它們將要應(yīng)對哪些市場?

　　至少，節(jié)點遷移將在數(shù)值繼續(xù)下降之前往水平方向擴展。在7nm節(jié)點，預(yù)計將會出現(xiàn)比之前任何節(jié)點都更重要更顯著的改進，所以10/7nm不會只有一個版本，而很可能在前進到7/5nm之前至少會有兩三次(或更多)迭代。

　　在這種減速背后，前端設(shè)計和后端制造的隔離也越來越大，造成這種情況的關(guān)鍵原因有幾個。首先，節(jié)點尺寸縮小的成本已經(jīng)變得非常高昂，已經(jīng)不再是一個自然而然的決策了，即使對于最大的公司來說也是這樣。尤其是無晶圓廠芯片制造商也正小心謹慎地采用昂貴的新工具和新方法，因為在領(lǐng)先節(jié)點上的高容量市場機會更少了。蘋果和三星等系統(tǒng)供應(yīng)商已經(jīng)開始為移動手機開發(fā)自己的芯片，而谷歌、Facebook、亞馬遜和微軟也已經(jīng)開始為云設(shè)計自己的芯片了。這種情況所帶來的凈影響是高容量市場變少了，使得其它企業(yè)難以收回投資成本。

　　“對于一些應(yīng)用而言，尤其是移動和云基礎(chǔ)設(shè)施，它們必須驅(qū)動性能增長。”Cadence總裁兼CEO陳立武說，“它們正在下降到10nm，而且它們還將繼續(xù)下降到7nm甚至5nm。但性能和價格延展的速度已經(jīng)放緩，而成本正在上揚?，F(xiàn)在已經(jīng)沒有非常大的性能差異了。所以對于一些公司來說，已經(jīng)沒有什么讓人信服的理由去下降到7nm了。這取決于產(chǎn)品、開發(fā)周期和差異化三角(deltaofdifferentiation)?！?/p>

　　幸運的是，過去18個月出現(xiàn)了一些新市場。盡管這些市場沒有任何一個有希望帶來十億以上單位的需求(而在移動手機市場這是有可能的)，但它們合在一起形成了一個更大的市場機會，其中包括汽車和醫(yī)療電子，用于機器學(xué)習(xí)、人工智能、增強現(xiàn)實/虛擬現(xiàn)實、IoT/IIoT的芯片，以及可以按需優(yōu)化的更靈活的服務(wù)器架構(gòu)。

　　作為參考，SEMI曾表示汽車電子市場預(yù)計將在2020年達到2800億美元，而據(jù)SEMI的CEOAjitManocha表示，醫(yī)療電子市場則將在2024年達到2190億美元。甚至還有更亮眼的數(shù)據(jù)，預(yù)計2萬億美元的電子產(chǎn)品供應(yīng)鏈將在未來五年內(nèi)翻番，達到4萬億美元。與此同時，相比于過去十年里個位數(shù)的低增長，半導(dǎo)體行業(yè)正表現(xiàn)出健康的12%的增長。

　　Manocha說：“這是個新情況。晶圓廠設(shè)備增長高達23%?！?/p>

　　并不是所有這些新興市場都需要用最新工藝節(jié)點生產(chǎn)的芯片。即使是在汽車領(lǐng)域，雖然目前有正在7nm節(jié)點開發(fā)的復(fù)雜ADAS邏輯，但同一款汽車的其它芯片則是在更老的節(jié)點上開發(fā)設(shè)計。而對于IoT/IIoT，許多芯片都是用200mm晶圓工藝制造的，這使得它們的設(shè)計和制造要便宜得多。

　　這個情況的短期缺點是會造成巨大的產(chǎn)能短缺。為了緩解這一產(chǎn)能危機，據(jù)SEMI報道，中國已有6家新的200mm晶圓廠正在建造中，其它地方還有另外2家。這其中至少有一部分原因是源于對已有工藝節(jié)點的發(fā)展機遇的關(guān)注。根據(jù)這些其它市場的進展情況以及它們遷移到更新工藝的方式的不同，一些目前仍在研發(fā)之中的技術(shù)推廣到整個市場的速度也會受到影響。

　　造成減速的第二個原因是在先進節(jié)點上，設(shè)計、檢查和測試芯片的難度更大了。熱、靜電放電和電磁干擾等物理效應(yīng)在7nm節(jié)點比在28nm節(jié)點更加顯著。另外要讓信號穿過更細的線也需要更多電力，電路對測試和檢查以及芯片上的熱遷移也更加敏感。所有這些需求都要被考慮進來，并且使用多種物理模擬、仿真和原型設(shè)計方法進行模擬。

　　這在智能手機領(lǐng)域已經(jīng)非常糟糕了，而智能手機芯片可以在數(shù)億乃至數(shù)十億的設(shè)備中銷售而得到補償。但隨著先進節(jié)點芯片進入汽車和醫(yī)療應(yīng)用中，它們還將在安全性方面受到更大的制約。在汽車中，芯片需要在惡劣的環(huán)境條件中以嚴格的運行參數(shù)工作十年以上。

　　“理想情況下，你需要檢查所有東西，但這需要時間和金錢以及對計量技術(shù)的大量投資?！盇SML應(yīng)用產(chǎn)品管理總監(jiān)HenkNiesing說，“對于隨機缺陷，你仍然在這一領(lǐng)域。但這樣的話，你就不需要增加更多計量。你可以在計算方面做到更多?！?/p>

　　遷移變慢的第三個原因是盡管人們對光刻問題(多重圖案、掩模對準、更好的抗蝕劑和EUV)有很大的關(guān)注，但這只是冰山一角。高數(shù)值孔徑EUV將很有可能將光刻推進至至少2nm，甚至可能達到1nm。但從10/7nm開始，邊緣放置誤差等問題的影響就變得越來越大了。接觸也將需要新的材料。還有一直以來都是一個可控問題的線邊緣粗糙度(line-edgeroughness)也正變得越來越棘手。

　重點關(guān)注新材料和數(shù)量

　　因此，簡單地降低尺寸已經(jīng)不再有效了。一種方法不能解決所有問題，即使在一些可以應(yīng)用同樣方法的地方，企業(yè)也必須根據(jù)終端市場、供應(yīng)鏈甚至特定代工廠工藝的IP可用性進行權(quán)衡。簡單來說，解決這些問題不再是對過去方法的線性擴展，而且顯然越來越強調(diào)使用新的材料來解決問題，即新的化學(xué)方法，有些涉及到自由基、不同的元素或元素組合，有些需要使用熱、冷、壓力或真空等一系列步驟來開發(fā)。

　　比如說，新的工具和材料類型可以解決邊緣放置錯誤(EPE)問題。EPE基本上就是指想要得到的IC布局和實際印刷結(jié)果之間的差異。

　　“你可以使用材料來解決邊緣放置問題，”AppliedMaterials蝕刻和圖案化策略副總裁UdayMitra說，“它成本效益更好，且允許更激進的擴展，這反過來又能帶來更寬松的設(shè)計規(guī)則。材料也比光刻便宜，所以你不必為所有一切都使用EUV?！?/p>

　　除了材料之外，該行業(yè)也正受益于原子層蝕刻(ALE)的興起。和通過連續(xù)的方式移除材料的傳統(tǒng)蝕刻工具不同，ALE有望在原子尺度上選擇性地和準確地移除目標材料。

　　“改善單位晶體管成本的唯一方法是與材料創(chuàng)新一起，”Mitra說，“所以即使當(dāng)掩模沒有對準時，你也可以選擇性地蝕刻掉僅僅一部分材料。這樣你就不必擔(dān)心邊緣放置，用于放置問題的材料可以繼續(xù)擴展，而不會造成產(chǎn)出問題。”

　　這是一種方法。另一種方法是計算建模(computationalmodeling)，而且這兩種方法并不相互排斥。從設(shè)計的前端的跡象來看，芯片制造商和代工廠的工作需要比過去遠遠更多的工具。比如，在驗證方面，需要使用多種類型的加速硬件來提升可靠性。而在制造方面，大部分先進設(shè)備都在前沿節(jié)點上。為了應(yīng)對世界各地日益增長的數(shù)量，銷量預(yù)計將保持穩(wěn)健，半導(dǎo)體行業(yè)應(yīng)該會更加嚴肅地對待不同的方法，而不只是縮小器件尺寸。

　　材料是這一思想的一個重要延展。德國Merck的業(yè)務(wù)領(lǐng)域半導(dǎo)體封裝解決方案負責(zé)人BenediktErnst說定向自組裝(DSA)技術(shù)正在取得進展，可作為EUV的輔助技術(shù)。這兩種技術(shù)都嚴重依賴于新材料。

　　DSA也已經(jīng)得到了先進節(jié)點擴展領(lǐng)域從業(yè)者的興趣，可被用作一種減少線邊緣粗糙度(LER)的方法。Coventor首席技術(shù)官DavidFried說，LER一直以來都是一個問題，但在7nm和5nm節(jié)點，這個問題變得更加糟糕，因為圖案的尺寸正開始接近LER的尺寸。

　　“你實際上可以通過定向自組裝改善圖案，”Fried說，“還將有沉積、蝕刻和清潔技術(shù)，可以用于在圖案化流程和整體集成流程中改善圖案粗糙度。”

　　其他人則在使用所謂的平滑化(smoothing)技術(shù)來解決LER。這是通過使用ALE對圖案的粗糙邊緣或孔進行平滑或修補來完成的。

　　新結(jié)構(gòu)和新方法

　　“目標是獲得可用的增長空間并加以利用，”TeklatechCEOTobiasBjerregaard說，“我們必須使設(shè)計工作更簡單輕松。隨著功率密度上升，我們看到時序和可布線性的問題也越來越多?？刹季€性和功率使得我們難以修復(fù)時序，而在最先進的節(jié)點上，這個情況更糟糕?！?/p>

　　這也是Imec和Leti等研究機構(gòu)以及臺積電、英特爾CustomFoundry和三星Foundry等的繪圖板上有如此之多的新型晶體管的原因之一。其中有的是納米片(nanosheet)，有的是垂直和水平的納米線(nanowire)。到目前為止，我們還不能確定哪些會取得成功。

　　但芯片制造商表示任何未來的解決方案現(xiàn)在都需要得到更全面的考量。隨著新興市場開始得勢，整個半導(dǎo)體行業(yè)可能需要一次重置，從初始概念和芯片架構(gòu)一直到光刻、制造工具、材料以及生產(chǎn)前后的檢驗與驗證。好在為最先進節(jié)點開發(fā)的技術(shù)也可用于更老的節(jié)點，這有助于降低實現(xiàn)好產(chǎn)量的成本和時間。

　　另一種選擇是將不同節(jié)點開發(fā)的不同計算元素放到一起來開發(fā)芯片。英特爾和三星正在領(lǐng)導(dǎo)半導(dǎo)體行業(yè)向最先進的節(jié)點沖鋒，但它們也在為fan-out封裝開發(fā)過渡技術(shù)，有望包括那些在不同工藝節(jié)點開發(fā)的技術(shù)。所有主要的代工廠和封裝廠也都在這個方向上努力，因為其可以讓最先進的節(jié)點用于更一般的邏輯結(jié)構(gòu)，從而可與在更老節(jié)點開發(fā)的其它組件集成起來。

　　“我們正看到CoWoS(chiponwaferonsubstrate)被用于云服務(wù)器，在這里你需要更多芯片、更多內(nèi)存和一個用于高性能和高帶寬但成本不會太高的siliconinterposer。”臺積電的一位總監(jiān)TomQuan說，“而InFO(IntegratedFan-Out)足以滿足移動和物聯(lián)網(wǎng)市場的需求。你可以創(chuàng)造更多衍生，并將它們并排或重疊放置，而且你可以在模塑料中增加幾個重新分配層(redistributionlayers)?！?/p>

　　即使在這里，也有新材料在開發(fā)中。

　　“在抗蝕劑和導(dǎo)電膠方面，有大量研究項目。導(dǎo)電膠是使用預(yù)封裝來替代鉛?！盡erck的Ernst說，“其中一些方法要使用非常厚的抗蝕劑來產(chǎn)生銅柱，可厚達200微米。DSA也進展良好。即使目前還沒有實現(xiàn)商業(yè)化，但研究一直在持續(xù)。但現(xiàn)在已經(jīng)沒有根本性問題了。與此同時，對于已有的節(jié)點，我們需要非常純凈的材料。你可以縮小結(jié)構(gòu)的尺寸，但不能縮小光刻的，而那需要在前端和后端的新材料。”

　　結(jié)論

　　過去幾十年來，肯定是自45nm節(jié)點以來，半導(dǎo)體行業(yè)制造方面的大多數(shù)公司都執(zhí)著于將EUV推向市場。現(xiàn)在，它開始實際生產(chǎn)了，大家都在欣慰地感嘆我們發(fā)明的一種最為復(fù)雜的技術(shù)終于開始工作了。盡管這無疑將有助于擴展到未來的節(jié)點，但市場正在往許多方向發(fā)力，而不只是縮減到更小的特征尺寸。

　　對于一些企業(yè)來說，縮減尺寸的關(guān)鍵總是與成本相關(guān)。對于另一些企業(yè)，則是重在功率和性能。然而在最先進的節(jié)點上，這三個因素的實現(xiàn)都在變得更加困難，且替代方法也越來越受歡迎。這并不意味著尺寸縮減陷入了困境。但這卻實實在在意味著這個方法并不是對每個人都有用，而且它可能并不是唯一的方法的，即使是在那些使用了最小特征尺寸的設(shè)備中也是如此。摩爾定律現(xiàn)在還好好活著，但它已經(jīng)不再是唯一的發(fā)展道路了。取決于市場和市場份額的不同，它可能也不再是最好的方法了。