新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 晶圓代工廠商持續(xù)發(fā)力3D芯片封裝技術(shù)

晶圓代工廠商持續(xù)發(fā)力3D芯片封裝技術(shù)

作者: 時間:2023-11-17 來源:全球半導(dǎo)體觀察 收藏

近期,媒體報道三星電子就計劃2024年推出先進(jìn)技術(shù)SAINT(三星高級互連技術(shù)),能以更小尺寸的封裝,將AI芯片等高性能芯片的內(nèi)存和處理器集成。

本文引用地址:http://m.butianyuan.cn/article/202311/453005.htm

據(jù)悉,三星SAINT將被用來制定各種不同的解決方案,可提供三種類型的封裝技術(shù),分別是垂直堆棧SRAM和CPU的SAINT S;CPU、GPU等處理器和DRAM內(nèi)存垂直封裝的SAINT D;應(yīng)用處理器(AP)堆棧的SAINT L。

目前,三星已經(jīng)通過驗(yàn)證測試,但計劃與客戶進(jìn)一步測試后,將于明年晚些時候擴(kuò)大其服務(wù)范圍,目標(biāo)是提高數(shù)據(jù)中心AI芯片及內(nèi)置AI功能手機(jī)應(yīng)用處理器的性能。

近年,隨著半導(dǎo)體元件微縮制程逼近物理極限,3D芯片先進(jìn)封裝技術(shù)備受業(yè)界重視,大廠也持續(xù)發(fā)力。除了三星之外,臺積電、英特爾與聯(lián)電亦在積極布局3D芯片先進(jìn)封裝技術(shù)。

其中,臺積電正大手筆測試和升級3D芯片間堆疊技術(shù)SoIC,以滿足蘋果和英偉達(dá)等客戶需求;英特爾已經(jīng)開始使用新一代 技術(shù)Fooveros制造先進(jìn)芯片;聯(lián)電則于本月初推出晶圓對晶圓(W2W)3D IC項(xiàng)目,利用硅堆疊技術(shù)提供高效整合內(nèi)存和處理器的尖端解決方案。



關(guān)鍵詞: 晶圓代工 3D芯片封裝

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉