新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 晶圓級CSP封裝技術(shù)趨勢與展望

晶圓級CSP封裝技術(shù)趨勢與展望

作者: 時間:2011-11-03 來源:網(wǎng)絡(luò) 收藏
20px; COLOR: rgb(0,0,0); TEXT-INDENT: 2em; LINE-HEIGHT: 24px; PADDING-TOP: 0px">當(dāng)前,0.4mm的終端焊盤間距已經(jīng)在規(guī)模生產(chǎn)線中使用,終端焊盤之間有6條線路,并可以實現(xiàn)7行的終端焊盤設(shè)計。精密的刻印技術(shù)是實現(xiàn)高性能WLCSP的關(guān)鍵,這是因為可以使用再分布流程制作被動線路電感(圖3)。

當(dāng)隔離層更厚(>5um)、線路圖形更厚(>5um)、線路阻抗更低(鋁的60%)時,電感通常比SoC中使用鋁線路的電感更優(yōu)越。WLCSP技術(shù)中制作銅電感可以實現(xiàn)芯片更低的功耗,使應(yīng)用擴(kuò)張到移動產(chǎn)品中。線寬和空間分布L/S是實現(xiàn)高性能電路的重要指標(biāo),因此光刻和電鍍也成為整個工藝流程中最重要的技術(shù)。

未來的線路再分布技術(shù)

生成電路圖形是上文提到的基本技術(shù)的重復(fù)。它生成UBM層,涂上光刻膠并生成所需的圖形,然后進(jìn)行電鍍,最后再去除不再需要的光刻膠和UBM層。可以說,這個工藝還是所謂的“浪費材料的技術(shù)”。

目前業(yè)界已經(jīng)開發(fā)出了一種不會“浪費材料”的技術(shù),它可以直接實現(xiàn)圖形制作(圖4),以替代現(xiàn)有的“浪費材料的技術(shù)”。該技術(shù)采用納米膠(nano-paste)和刻印噴?SPANlang=EN-US>(inkjetprinting)技術(shù)。這種技術(shù)的L/S指標(biāo)目前還不能達(dá)到現(xiàn)在采用光刻、電鍍技術(shù)實現(xiàn)的精細(xì)間距水平,然而,它是有益生態(tài)的技術(shù),通過進(jìn)一步的開發(fā),這種技術(shù)可能會使用在更多的應(yīng)用中。

WLCSP技術(shù)的展望

WLCSP在2000年應(yīng)用在電子手表中之后,已經(jīng)應(yīng)用在手機(jī)、存儲卡、汽車導(dǎo)航儀、數(shù)碼設(shè)備中。未來幾年中,在手機(jī)這樣的高性能移動市場中,會更多采用WLCSP技術(shù)的芯片。

電子終端產(chǎn)品市場需要各種不同的系統(tǒng)級封裝(SiP,SystemInPackage),已有的形式包括在一個多芯片模塊(MCP,MultiChipPackage)封裝,以及封裝體堆疊(PoP,PackageOnPackage)等SiP的不同形式。手機(jī)設(shè)備中“SRAM+Flash”的封裝是推動SiP技術(shù)實現(xiàn)高性能電子設(shè)備的重要動力。

WLCSP技術(shù)為實現(xiàn)生產(chǎn)輕薄和小巧電子設(shè)備帶來了更多的可能性。WLCSP已經(jīng)應(yīng)用在電路板組裝上,近來它也成為SiP的重要組成部分,結(jié)合WLCSP和常規(guī)引線鍵合技術(shù)的MCP也已經(jīng)進(jìn)入量產(chǎn)(圖5)。

集成電路通常通過回流焊貼裝在PCB板上。使用常規(guī)的表面貼裝技術(shù),PCB的組裝密度將接近極限。將芯片嵌入到PCB板中的技術(shù)可以實現(xiàn)更高的功能,并已經(jīng)有量產(chǎn)。將WLCSP技術(shù)和芯片嵌入PCB工藝結(jié)合,可以確保PCB組裝質(zhì)量的穩(wěn)定,這是因為WLCSP不僅易于進(jìn)行PCB板貼裝,而且具有“已知優(yōu)良芯片(KGD,KnownGoodDie)”的特性。

結(jié)論

WLCSP不僅是實現(xiàn)高密度、高性能封裝和SiP的重要技術(shù),同時也將在器件嵌入PCB技術(shù)中起關(guān)鍵作用。盡管引線鍵合技術(shù)非常靈活和成熟,但是WLCSP技術(shù)的多層電路、精細(xì)線路圖形、以及能與引線鍵合結(jié)合的特點,表明它將具有更廣泛的應(yīng)用和新的機(jī)遇。

回流焊相關(guān)文章:回流焊原理

上一頁 1 2 下一頁

關(guān)鍵詞: 晶圓 CSP封裝

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉