新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 飛思卡爾運(yùn)用JMP軟件提升半導(dǎo)體良率Yield

飛思卡爾運(yùn)用JMP軟件提升半導(dǎo)體良率Yield

作者: 時(shí)間:2010-01-12 來(lái)源:網(wǎng)絡(luò) 收藏

在這方面使用的工具是專(zhuān)業(yè)統(tǒng)計(jì)分析軟件。半導(dǎo)體行業(yè)的工程師整天要和數(shù)據(jù)打交道,內(nèi)部的幾位既懂專(zhuān)業(yè)又懂統(tǒng)計(jì)的資深專(zhuān)家發(fā)揮使用簡(jiǎn)單、功能強(qiáng)大、可視化效果好的優(yōu)勢(shì),讓成為了良率提升的關(guān)鍵武器之一。

例如,飛思卡爾的工程十分用半導(dǎo)體行業(yè)中常見(jiàn)的圖Wafer Plot來(lái)初步分析的缺陷,以下兩個(gè)圖形就是運(yùn)用JMP軟件繪制而成的。第一張圖顯示的是單個(gè)的質(zhì)量特征,并配有帕累托圖Pareto Plot展示芯片的良率狀況和各種缺陷出現(xiàn)的頻次。第二張圖則是從整體層面顯示一個(gè)批次Lot產(chǎn)品的質(zhì)量特征(一般來(lái)說(shuō),飛思卡爾規(guī)定25個(gè)晶圓組成1個(gè)批次)。

在當(dāng)前的經(jīng)濟(jì)形勢(shì)和行業(yè)條件下,企業(yè)不允許工程師們花費(fèi)大量的時(shí)間來(lái)進(jìn)行數(shù)據(jù)分析和展示,而是要求工程師們將更多的精力放在實(shí)際的業(yè)務(wù)改進(jìn)中。飛思卡爾巧妙地利用JMP提供的自動(dòng)編程語(yǔ)言JSL(JMP Script Language)為大規(guī)模重復(fù)性分析、繪圖工作以及成熟的建模工作開(kāi)發(fā)出各種JMP腳本程序,從很大程度上實(shí)現(xiàn)了“分析自動(dòng)化”,使得良率改善人員只需要要點(diǎn)擊一兩個(gè)按鈕,就可以完成通過(guò)菜單操作需要幾個(gè)小時(shí)才能完成的分析工作,大大節(jié)省了數(shù)據(jù)分析、問(wèn)題發(fā)現(xiàn)以及解決方案形成的時(shí)間。



關(guān)鍵詞: JMP 飛思卡爾 晶圓

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉