首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl

高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL硬件描述語言

  • 全球增長最快的可編程邏輯公司-廣東高云半導(dǎo)體科技股份有限公司（以下簡稱“高云半導(dǎo)體”）近日宣布，高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）硬件描述語言流程綜合。VHDL語言誕生于1982年，最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計(jì)可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言。1987年，VHDL被IEEE確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。VHDL
  • 關(guān)鍵字： 半導(dǎo)體  VHDL  

一文看懂VHDL和Verilog有何不同

  • 　　當(dāng)前最流行的硬件設(shè)計(jì)語言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當(dāng)多的擁護(hù)者。VHDL 語言由美國軍方所推出，最早通過國際電機(jī)工程師學(xué)會(huì)(IEEE)的標(biāo)準(zhǔn)，在北美及歐洲應(yīng)用非常普遍。而 Verilog HDL 語言則由 Gateway 公司提出，這家公司輾轉(zhuǎn)被Cadence所購并，并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后，也隨后通過了 IEEE 標(biāo)準(zhǔn)，在美國、日本及中國臺(tái)灣地區(qū)使用非常普遍?！　∥覀儼堰@兩種語言具體比較下：　　1.整體結(jié)構(gòu)　　點(diǎn)評
  • 關(guān)鍵字： VHDL  Verilog  

VHDL語言實(shí)現(xiàn)的幀同步算法

  • 數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識(shí)別，其中接收端的幀同步識(shí)別電路的結(jié)構(gòu)對同步性能的影響是主
  • 關(guān)鍵字： VHDL  幀同步  算法  

基于CPLD的測試系統(tǒng)接口設(shè)計(jì)

  • 介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口，通過時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測試系
  • 關(guān)鍵字： EDA  CPLD  測試系統(tǒng)接口  VHDL  

基于VHDL邏輯電路設(shè)計(jì)與應(yīng)用

  • 隨著集成電路技術(shù)的高速發(fā)展，VHDL已成為設(shè)計(jì)數(shù)字硬件時(shí)常用的一種重要手段。介紹EDA技術(shù)及VHDL語言特點(diǎn)，以串行加法器為例，分析串行加法器的工作原理
  • 關(guān)鍵字： EDA  VHDL  串行加法器  

基于FPGA的Petri網(wǎng)的硬件實(shí)現(xiàn)

  • Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具，Petri網(wǎng)的硬件實(shí)現(xiàn)將為并行控制器的設(shè)計(jì)提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中，研究了基本Petr
  • 關(guān)鍵字： EDA技術(shù)  FPGA  VHDL  Petri網(wǎng)  

基于FPGA的數(shù)字密碼鎖

  • 基于FPGA的數(shù)字密碼鎖-本文介紹了一種以FPGA 為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法， 將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)， 并且進(jìn)一步細(xì)劃為若干模塊， 然后用硬件描述語言VHDL 來設(shè)計(jì)這些模塊， 同時(shí)進(jìn)行硬件測試。
  • 關(guān)鍵字： VHDL  FPGA  液晶顯示驅(qū)動(dòng)  QuartusII  

引入EDA技術(shù)進(jìn)行數(shù)字電路設(shè)計(jì)的方案

  • 本文介紹了EDA技術(shù)主要特點(diǎn)和功能，并對將EDA技術(shù)引入到數(shù)字電路設(shè)計(jì)工作方案進(jìn)行了探討。
  • 關(guān)鍵字： EDA技術(shù)  PCB  SOC芯片  VHDL  

基于VHDL語言為核心的EDA技術(shù)在醫(yī)學(xué)中的應(yīng)用

  • VHDL超高速集成電路硬件描述語言是隨著集成電路系統(tǒng)化和高度集成化逐步發(fā)展起來的，是一種用于數(shù)字系統(tǒng)設(shè)計(jì)、測試，面向多領(lǐng)域、多層次的IEEE標(biāo)準(zhǔn)硬件描述語言。
  • 關(guān)鍵字： VHDL  Max+PlusⅡ  EDA  

EDA中的車載DVD位控主要VHDL源程序

FPGA系列相關(guān)圖書介紹

基于FPGA的數(shù)字式心率計(jì)的設(shè)計(jì)實(shí)現(xiàn)

  • 心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時(shí)心率測量和平均心率測量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測量時(shí)都是必要的。
  • 關(guān)鍵字： VHDL  數(shù)字式  FPGA  心率計(jì)  設(shè)計(jì)  

VHDL結(jié)構(gòu)體的行為描述法

  • 所謂結(jié)構(gòu)體的行為描述（behavioral descriptions），即對設(shè)計(jì)實(shí)體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級(jí)描述，
  • 關(guān)鍵字： VHDL  結(jié)構(gòu)體  行為描述法  

異步FIFO的VHDL設(shè)計(jì)

  • 本文給出了一個(gè)利用格雷碼對地址編碼的羿步FIFO的實(shí)現(xiàn)方法，并給出了VHDL程序，以解決異步讀寫時(shí)鐘引起的問題。
  • 關(guān)鍵字： 異步  FIFO  VHDL  設(shè)計(jì)  

VHDL結(jié)構(gòu)體的結(jié)構(gòu)化描述法

  • 在結(jié)構(gòu)體中，設(shè)計(jì)任務(wù)的程序包內(nèi)定義了一個(gè)8輸入與門（and8）和一個(gè)二異或非門（xnor2）。把該程序包編譯到庫中，可通過USE從句來調(diào)用這些元件，并從work庫中的gatespkg程序包里獲取標(biāo)準(zhǔn)化元件。
  • 關(guān)鍵字： VHDL  結(jié)構(gòu)體  結(jié)構(gòu)化  描述法  
共250條 1/17 1 2 3 4 5 6 7 8 9 10 » ›|

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后 [ 查看詳細(xì) ]

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473