vhdl 文章 進入vhdl 技術社區(qū)
三相SPWM波形發(fā)生器的設計與仿真
- 本文提出了一種采用VHDL硬件描述語言設計新型三相正弦脈寬調(diào)制(SPWM)波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(DDS)為核心產(chǎn)生三相SPWM信號。并且利用VHDL設計了死區(qū)時間可調(diào)的死區(qū)時間控制器,解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時間控制的SPWM信號的問題。該方法在Quartus II 9.1環(huán)境平臺下進行了仿真驗證,并將設計程序下載到DE2-70實驗板進行實驗測試,用示波器測試得到了死區(qū)時間可控制的SPWM波形。
- 關鍵字: VHDL SPWM DDS 死區(qū)時間 FPGA 201505
基于FPGA與VHDL的微型打印機的驅(qū)動設計
- 引 言 FPGA 即現(xiàn)場可編程邏輯陣列。是在CPLD 的基礎上發(fā)展起來的新型高性能可編程邏輯器件。FPGA的集成度很高,其器件密度從數(shù)萬門到數(shù)千萬門不等,可以完成極其復雜的時序與組合邏輯電路功能,適用于高速、高密度的高端數(shù)字邏輯電路設計領域。新一代的FPGA 甚至集成了中央處理器( CPU ) 或數(shù)字處理器( DSP) 內(nèi)核,在一片F(xiàn)PGA 上進行軟硬件協(xié)同設計,為實現(xiàn)片上可編程系統(tǒng)( SOPC) 提供了強大的硬件支持。對微型打印機的驅(qū)動,傳統(tǒng)方法是使用單片機是實現(xiàn)對其的時序控制。隨著FPGA
- 關鍵字: FPGA VHDL
一種用VHDL設計實現(xiàn)的有線電視機頂盒信源發(fā)生方案
- VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分,并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時采用的標準語言,VHDL具有極強的描述能力,能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計,這樣設計師將在TOP-DOWN設計的全過程中均可方便地使用同一種語言。而且,VHDL設計是一種“概念驅(qū)動式”的高層設計技術,設計人員毋需通過門級原理圖描述電路
- 關鍵字: VHDL
10個心率監(jiān)控裝置設計方案,包括電路圖原理圖等
- 心率監(jiān)控器是一款用于監(jiān)測人體心跳速率的器件。心率的單位是bpm(每分鐘心跳數(shù))。人體的心跳速率根據(jù)其日常身體活動、睡眠和基本健康狀況的不同而有所差別。本文為大家介紹幾種心率計及心率監(jiān)測系統(tǒng)的設計,供大家使用參考。 基于EFM32TG840的便攜式心率計的設計方案 在消費電子領域,便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點越來越受到消費者的喜愛,已成為人們生活中不可缺少的部分?;谶@個思路,我們設計了一款便攜式心率計,它可以替代用脈搏聽診器等進行測量的傳統(tǒng)方法,使用非常方便。 一種便攜式單
- 關鍵字: FPGA VHDL
基于CMOS或CCD圖像傳感器的經(jīng)典設計及技術文獻匯總
- 圖像傳感器,或稱感光元件,是一種將光學圖像轉(zhuǎn)換成電子信號的設備,它被廣泛地應用在數(shù)碼相機和其他電子光學設備中。早期的圖像傳感器采用模擬信號,如攝像管(video camera tube)。如今,圖像傳感器主要分為感光耦合元件(charge-coupled device, CCD)和互補式金屬氧化物半導體有源像素傳感器(CMOS Active pixel sensor)兩種。本文介紹基于CMOS或CCD兩種圖像傳感器的應用及技術文獻,供大家參考。 基于USB傳輸及CMOS圖像傳感器的指紋識別儀的實
- 關鍵字: Verilog HDL QuartusⅡ VHDL
FIR濾波器設計方案匯總,包括FPGA、DSP、MATLAB等架構
- FIR濾波器,有限長單位沖激響應濾波器,又稱為非遞歸型濾波器,是數(shù)字信號處理系統(tǒng)中最基本的元件,它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性,同時其單位抽樣響應是有限長的,因而濾波器是穩(wěn)定的系統(tǒng)。因此,F(xiàn)IR濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。本文著重介紹基于不同結構的FIR濾波器的設計方案,供大家參考。 基于FPGA 的FIR 數(shù)字濾波器設計方案 基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn) 二維FIR濾波器的FPGA實現(xiàn) 基于XC2V10
- 關鍵字: Simulink VHDL EDA技
一種基于通用型PCI接口的VHDL-CPLD設計
- 用CPLD設計所構成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點,是一種行之有效的設計途徑。很多技術雜志和網(wǎng)站上,都有不少用CPLD設計PCI 常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進行模擬仿真時,其產(chǎn)生的時序往往與PCI規(guī)范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用,但這樣的內(nèi)核占用CPLD資源較多,且能適配的器件種類少,同時價格也高,在實際設計應用中有很大的局限性。因此,使用通用型CPLD器件設計簡易型PCI接口有很大的現(xiàn)實意義。在Compac
- 關鍵字: PCI VHDL-CPLD Compact接口
基于CPLD的DRAM控制器設計方法
- 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導產(chǎn)品之一,已廣泛應用于電腦終端、程控交換和工控等領域。在該嵌入式微處理器片內(nèi),集成有DRAM RCU單元,即DRAM刷新控制單元。RCU單元可以自動產(chǎn)生DRAM刷新總線周期,它工作于微處理器的增益模式下。經(jīng)適當編程后,RCU將向?qū)⑻幚砥鞯?BIU(總線接口)單元產(chǎn)生存儲器讀請求。對微處理器的存儲器范圍編程后,BIU單元執(zhí)行刷新周期時,被編程的存儲器范圍片選有效。 存儲器是嵌入式計算機系統(tǒng)的重要組成部分之一。通常采用靜態(tài)
- 關鍵字: CPLD DRAM VHDL
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473