- 載波的兩種相位隨二進制數(shù)字基帶信號離散變化稱為二進制移相鍵控(2PSK)。對BPSK和DPSK調(diào)制原理研究基礎(chǔ)上,討論了數(shù)字化處理2PSK調(diào)制系統(tǒng)的模塊建立,在Max+PlusⅡ開發(fā)環(huán)境中,用VHDL語言設(shè)計BPSK和DPSK調(diào)制,利用MUX模塊完成了PSK調(diào)制系統(tǒng),仿真和驗證了其設(shè)計功能。
- 關(guān)鍵字:
BPSK DPSK Max+PlusⅡ VHDL
- 本文提出一種表決式單片機多機冗余設(shè)計方案。該方案不同于中央系統(tǒng)的多機冗余設(shè)計。大規(guī)模系統(tǒng)冗余大多采用完善而復雜的機間通訊協(xié)議實現(xiàn)系統(tǒng)重構(gòu),不太注重系統(tǒng)的實時性。本方案結(jié)構(gòu)簡單,易于實現(xiàn),具有極強的實時
- 關(guān)鍵字:
語言 描述 VHDL 模塊 設(shè)計 控制 單片機
- Petri網(wǎng)是異步并發(fā)系統(tǒng)建模與分析的一種重要工具,1962年由德國科學家C.A.Petri博士創(chuàng)立。40多年來,Petri網(wǎng)理論得到了很大的豐富和發(fā)展,其應(yīng)用領(lǐng)域也在不斷擴大,越來越受到國際同行的重視,已成為計算機、自動化和
- 關(guān)鍵字:
VHDL 實現(xiàn) 控制器 并行 Petri 基于
- 隨著集成電路技術(shù)的不斷進步,數(shù)字化應(yīng)用逐漸普及,在數(shù)字通信、電力系統(tǒng)自動化等方面越來越多地運用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣,而且成本低、易實現(xiàn)、省資源。本文綜合以上考慮,在一片F(xiàn)PGA
- 關(guān)鍵字:
VHDL 全數(shù)字 鎖相環(huán)
- 在高速實時或者非實時信號處理系統(tǒng)當中,使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié),也是系統(tǒng)實現(xiàn)中的重點和難點之一。SDRAM(同步動態(tài)隨機訪問存儲器)具有價格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點,從而成
- 關(guān)鍵字:
實現(xiàn) 控制器 SDRAM VHDL 基于
- 摘要:主要分析了QuartusⅡ的特點和虛擬仿真軟件的優(yōu)越性,以交通燈控制系統(tǒng)為例,介紹了在虛擬仿真軟件Multisim平臺上使用VHDL硬件描述語言進行程序編寫、電路建模和仿真的方法。仿真實驗證明了該方法的有效性。
關(guān)
- 關(guān)鍵字:
Multisim VHDL 電路仿真 交通燈
- 摘 要:偽隨機序列發(fā)生器是序列密碼設(shè)計中的重要環(huán)節(jié),F(xiàn)CSR是其中一類重要思想。本文介紹了FCSR的特性和產(chǎn)生方法,并用VHDL語言予以實現(xiàn),給出FCSR序列的主程序和仿真波形,最后指出需要注意的問題。關(guān)鍵詞:進位移
- 關(guān)鍵字:
FCSR VHDL 原理
- 摘 要:通用異步串行接口(Universal AsynchrONous Receiver TraNSmitter,UART)在通信、控制等領(lǐng)域得到了廣泛應(yīng)用。根據(jù)UART接口特點和應(yīng)用需求,以提高VHDL設(shè)計的穩(wěn)定性和降低功耗為目標,本文討論了UART接口中時鐘
- 關(guān)鍵字:
VHDL 異步串行 接口
- 隨著科技日新月異的發(fā)展,在現(xiàn)代生活中,彩燈作為一種景觀,安裝在建筑物的適當?shù)胤揭皇亲鳛檠b飾增添節(jié)日氣氛,二是有一種廣告宣傳的作用;用在舞臺上增強晚會燈光效果。對動態(tài)燈光實時控制的裝置很多,如電腦編程4路
- 關(guān)鍵字:
VHDL 彩燈控制
- 作為一個菜鳥我很愿意分享下我做的一些小東西,記得一年前好像少幾天吧,看記錄是2009年5月19日我用51單片機做數(shù)字鐘的情景,那個時候用匯編,焦頭爛額,做了三天,還請教了老師。哎,現(xiàn)在都已經(jīng)用C了,而且重心已經(jīng)
- 關(guān)鍵字:
數(shù)字 設(shè)計 簡易 FPGA VHDL 語言 基于
- 一、多路彩燈控制器設(shè)計原理設(shè)計一個彩燈控制程序器。可以實現(xiàn)四種花型循環(huán)變化,有復位開關(guān)。整個系統(tǒng)共有三個輸入信號CLK,RST,SelMode,八個輸出信號控制八個彩燈。時鐘信號CLK脈沖由系統(tǒng)的晶振產(chǎn)生。各種不同花
- 關(guān)鍵字:
VHDL 多路 燈控 制器設(shè)計
- 1 引 言EDA是現(xiàn)代電子系統(tǒng)設(shè)計的關(guān)鍵技術(shù)。硬件描述語言VHDL以其“代碼復用”(code re-use)遠高于傳統(tǒng)的原理圖輸入法等諸多優(yōu)點,逐漸成為EDA技術(shù)中主要的輸入工具。然而,基于IEEE VHDL Std 1076-1993標準
- 關(guān)鍵字:
VHDL-AMS 控制系統(tǒng) 分析 中的應(yīng)用
- EDA技術(shù)是以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計仿真等工作。電路設(shè)計者只需要完成對系統(tǒng)功能的描述,就可以由計算機軟件進行系統(tǒng)處理,最后得到設(shè)計結(jié)果,并且修改設(shè)計方案如同修改軟件一樣方便。利用
- 關(guān)鍵字:
VHDL FPGA 自動售貨機 控制模塊
- 本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計,不但可使硬件大為簡化,而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz,因而計時精度很高。本設(shè)計采用逐位設(shè)定預置時間,其最長時間設(shè)定可長達99小
- 關(guān)鍵字:
240C Q240 VHDL 240
- 1 引 言
頻率測量不僅在工程應(yīng)用中有非常重要的意義,而且在高精度定時系統(tǒng)中也處于核心地位,plusmn;1個計數(shù)誤差通常是限制頻率測量精度進 一步提高的重要原因。由于測頻技術(shù)的重要性,使測頻方法也有了很大的發(fā)
- 關(guān)鍵字:
VHDL 數(shù)字頻率計 仿真
vhdl 介紹
VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自IEEE公布了VHDL的標準版本,IEEE-1076(簡稱87版)之后,各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境,或宣布自己的設(shè)計工具可以和VHDL接口。此后 [
查看詳細 ]