首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl

vhdl 文章進入vhdl 技術社區(qū)

一種基于VHDL的洗衣機控制器設計

摘要：為降低設計成本，縮短設計周期，提出一種基于VHDL的洗衣機控制器的設計方案。該方案采用模塊化的設計思想，并使用狀態(tài)機完成控制模塊的設計。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設計、編譯和仿真，并在FPGA硬件實驗箱上進行測試。仿真波形和測試結果均表明該設計方案切實可行。為提高洗衣機控制系統(tǒng)的智能性，以及定時和轉速的精確度，目前洗衣機控制系統(tǒng)通常采用數(shù)字電路而不是傳統(tǒng)的機械式控制。隨著EDA(Electronic Design Automation，電子設計自動化)技術的發(fā)展，采用硬件描述語言在
關鍵字： FPGA VHDL

ChipDesign ISE 11 設計工具視點

?　　作為一個負責FPGA?企業(yè)市場營銷團隊工作的人，我不得不說，由于在工藝技術方面的顯著成就以及硅芯片設計領域的獨創(chuàng)性，F(xiàn)PGA?正不斷實現(xiàn)其支持片上系統(tǒng)設計的承諾。隨著每一代新產品的推出，F(xiàn)PGA?在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP?引擎以及通信平臺等，在某些應用領域甚至還可用作完整的片上系統(tǒng)?！　∫虼?，在摩爾定律的作用下，F(xiàn)PGA?產業(yè)的門數(shù)量不斷增加，性能與專門功能逐漸加強，使得?FPGA?在電子系統(tǒng)
關鍵字： xilinx FPGA VHDL Verilog

基于FPGA的數(shù)字濾波器設計

　　利用VHDL語言設計數(shù)字濾波器，主要在于如何實現(xiàn)乘法。乘法常用的實現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運算周期過長，對于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實現(xiàn)方式，所用硬件資源較少，運算速率也較快，但這只是針對小位寬乘法來說。對于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實現(xiàn)簡單直觀，對于現(xiàn)在資源豐富的FPGA，很好實現(xiàn)
關鍵字：濾波器數(shù)字 FPGA VHDL

基于FPGA的多功能電子密碼鎖設計

0 引言傳統(tǒng)機械鎖的防盜功能差，在現(xiàn)代高科技安防系統(tǒng)中無法起到作用，已逐步被更可靠、更智能的電子數(shù)字密碼鎖代替。目前市場上的大部分密碼鎖產品是以單片機為核心的，利用軟件進行控制，實際應用中系統(tǒng)穩(wěn)定性較差且成本高。本文研究的是電子密碼鎖的一種純硬件實現(xiàn)方案，為彌補傳統(tǒng)技術的不足，采用EDA技術在可編程芯片上實現(xiàn)密碼的存儲、運算等操作，使產品既具有硬件的安全性和高速性，又具有軟件開發(fā)的靈活性和易維護性。 1 主要技術與開發(fā)環(huán)境 1.1 EDA技術及特點 EDA(Electronic Design A
關鍵字： FPGA VHDL

基于FPGA的ARM并行總線設計與仿真分析

在數(shù)字系統(tǒng)的設計中，F(xiàn)PGA+ARM的系統(tǒng)架構得到了越來越廣泛的應用，F(xiàn)PGA主要實現(xiàn)高速數(shù)據(jù)的處理;ARM主要實現(xiàn)系統(tǒng)的流程控制。人機交互。外部通信以及FPGA控制等功能。I2C、SPI等串行總線接口只能實現(xiàn)FPGA和ARM之間的低速通信; 當傳輸?shù)臄?shù)據(jù)量較大。要求高速傳輸時，就需要用并行總線來進行兩者之間的高速數(shù)據(jù)傳輸。
關鍵字： FPGA ARM DATA VHDL 數(shù)據(jù)總線

基于FPGA的SPI Flash控制器的設計方案

本文提出一個基于FPGA的SPI Flash讀寫硬件實現(xiàn)方案，該方案利用硬件對SPI Flash進行控制，能夠非常方便地完成Flash的讀寫、擦除、刷新及預充電等操作，同時編寫的SPI Flash控制器IP核能夠進行移植和復用，作為SOC芯片的功能模塊。
關鍵字： FPGA Flash SOC CPU VHDL

基于FPGA的FIR數(shù)字濾波器設計方案

在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對FIR濾波器進行了設計，然后進行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結果表明其數(shù)字濾波器的濾波效果良好。
關鍵字： DSP FPGA VHDL 濾波器 FIR

基于FPGA的幀同步系統(tǒng)設計方案

在Xilinx的FPGA器件XC3S200-4FT200上對方案中設計的幀同步系統(tǒng)進行了實現(xiàn)，利用Modelsim 6.0軟件進行了仿真測試。仿真結果表明，本方案設計的同步系統(tǒng)工作穩(wěn)定，滿足性能要求。
關鍵字： Xilinx FPGA 幀同步 VHDL 寄存器

基于FPGA的采集卡的圖像增強算法應用研究

圖像在采集過程中不可避免地會受到傳感器靈敏度、噪聲干擾以及模數(shù)轉化時量化問題等因素影響而導致圖像無法達到人眼的視覺效果，為了實現(xiàn)人眼觀察或者機器自動分析的目的，對原始圖像所做的改善行為，就被稱作圖像增強技術。
關鍵字：傳感器圖像增強 FPGA PCI VHDL

基于VHDL的QPSK調制解調系統(tǒng)設計與仿真

文中詳細介紹了QPSK技術的工作原理和QPSK調制、解調的系統(tǒng)設計方案，并通過VHDL語言編寫調制解調程序和QuaitusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結果表明了該設計的正確性和可行性，由于采用FPGA芯片，減小了硬件設計的復雜性，該設計具有便于移植維護和升級的特點。
關鍵字： VHDL QPSK 調制解調系統(tǒng) 設計與仿真

VHDL設計進階:邏輯綜合的原則以及可綜合的代碼設計

4.5.1 always塊語言指導原則使用always塊進行可綜合的代碼設計時需要注意以下幾個問題。(1)每個always塊只能有一個事件控制“@(event-expression)”，而且要緊跟在always關鍵字后面。(2)always塊可以表示
關鍵字： VHDL 進階代碼設計邏輯

FPGA設計經驗談

從大學時代第一次接觸FPGA至今已有10多年的時間。至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表，搶答器，密碼鎖等實驗時，那個興奮勁。當時由于沒有接觸到HDL硬件描述語言，設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
關鍵字： FPGA EDA VHDL Verilog 時鐘 IP核

基于FPGA的IRIG-B標準DC code編碼器VHDL設計

為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標準DC code信號，采用VHDL語言在FPGA邏輯電路中設計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真，獲得了符合IRIG-B標準的DC code信號。經過實踐驗證，該電路具有實現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點，實測同步精度小于1μs。
關鍵字： IRIG-B FPGA code VHDL

基于FPGA的UART 16倍頻采樣的VHDL設計

概述隨著電子設計自動化(EDA)技術的發(fā)展，可編程邏輯器件FPGA/CPLD已經在許多方面得到了廣泛應用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以
關鍵字： FPGA UART VHDL 倍頻

基于VHDL的數(shù)字濕度計研究

濕度計是一種常用的檢測儀器，文中利用FPGA器件與HS1101濕度傳感器設計實現(xiàn)了一種簡易的數(shù)字濕度計，用于檢測室內濕度。該濕度計具有結構簡單、測量準確性高、穩(wěn)定性好等優(yōu)點。
關鍵字：濕度濕度傳感器 VHDL FPGA

共250條 6/17 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。此后 [ 查看詳細 ]

vhdl 相關帖子

資料分享 | 講義《VHDL編程風格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術邏輯器件設計.pdf
基于VHDL的4PSK調制器設計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產生多個脈沖？
電子鐘VHDL設計
vhdl_vhdl是什么

vhdl 資料下載

VHDL語言基礎的學習課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl 文章 進入vhdl 技術社區(qū)

vhdl 介紹

vhdl 電路

vhdl 相關帖子

vhdl 資料下載

熱門主題

vhdl 文章進入vhdl 技術社區(qū)