FPGA如何改變嵌入設(shè)計格局,由于經(jīng)濟(jì)下滑損及開發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計者正在轉(zhuǎn)向FPGA(現(xiàn)場可編程門陣列)技術(shù)，以縮減開發(fā)周期、對抗設(shè)備老化以及簡化產(chǎn)品升級。通過采用數(shù)量龐大且不斷增加的FPGA開發(fā)工具、可重用邏輯單元以及市售商用模塊，
關(guān)鍵字：
設(shè)計 格局 嵌入 改變 如何 FPGA
QDR SRAM與Spartan3 FPGA的接口設(shè)計,為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲器應(yīng)運而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲器?！ ? QDR SRAM的
關(guān)鍵字：
接口 設(shè)計 FPGA Spartan3 SRAM QDR
CPLD的DSP多SPI端口通信設(shè)計,本文介紹一種采用運動控制專用DSP芯片DSP56F801設(shè)計的超聲波電機運動控制裝置。由于該超聲波電機需要采用兩相四路對稱PWM信號來實現(xiàn)驅(qū)動控制，而DSP芯片無法直接產(chǎn)生所需PWM信號，采用軟件方法又會占用大量的DSP計算
關(guān)鍵字：
設(shè)計 通信 SPI DSP CPLD
FPGA是通過邏輯組合來實現(xiàn)各種功能的器件，幾乎可以進(jìn)行任何類型的處理。過去五年間，為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場局限，將FPGA引入更為廣闊的嵌入式領(lǐng)域，F(xiàn)PGA廠商已經(jīng)開始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今，隨著技術(shù)的進(jìn)步，很多芯片廠商開始采用硬核或軟核CPU+FPGA的模式。
關(guān)鍵字：
主導(dǎo) FPGA 使用 是否 平臺 為中心 配置 控制器
摘要：本文針對FPGA實際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高
關(guān)鍵字：
FPGA 仿真技術(shù) 方法
帶服務(wù)能夠支持三重應(yīng)用（即支持語音、視頻和數(shù)據(jù)）至第一英里的客戶，例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON（吉比特?zé)o源光網(wǎng)絡(luò)，Gigabit Passive Optical Network），它提供較高的帶寬替代DSL和電纜的
關(guān)鍵字：
GPON FPGA 模式 接收器
SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer，這款產(chǎn)品能夠大幅提升設(shè)計能見度，同時簡化 FPGA 原型板的偵錯工作。新推出的 Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動增強功能，搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯平臺，不僅能夠縮短預(yù)制或定制設(shè)計原型板的驗證時間，還能夠提高FPGA 原型板的投資回報率而將其運用在系統(tǒng)芯片 (SoC) 設(shè)計的早期檢驗階段。
關(guān)鍵字：
SpringSoft FPGA
由中國電子學(xué)會主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開放源碼硬件與嵌入式大賽(簡稱開源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動，此次參賽特等獎獲得者將獲得15000元的獎金，同時還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎勵，免費參加2012年9月份在德國慕尼黑舉辦的“Digilent杯電子設(shè)計大賽”盛事，詳情請見http://www.di
關(guān)鍵字：
Xilinx FPGA
VHDL語言在FPGA／CPLD開發(fā)中的應(yīng)用?,【摘 要】 通過設(shè)計實例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
關(guān)鍵字：
開發(fā) 應(yīng)用 CPLD FPGA 語言 VHDL
WiMAX 對寬帶互聯(lián)網(wǎng)接入如同手機對語音通信一樣意義非凡。它可以取代 DSL 和有線服務(wù)，為您隨時隨地提供互聯(lián)網(wǎng)接入。您只需要打開計算機，連接到最近的 WiMAX 天線，就可以暢游全世界的網(wǎng)絡(luò)了。 寬帶互聯(lián)網(wǎng)接入
關(guān)鍵字：
FPGA 應(yīng)用 檢測 球形 無線 4G
FPGA在鎖相頻率合成中的應(yīng)用,鎖相環(huán)路由于具高穩(wěn)定性、優(yōu)越的跟蹤性能及良好的抗干擾性,在頻率合成得到了廣泛應(yīng)用。但簡單的鎖相環(huán)路對輸出頻率、頻率分辨經(jīng)等指標(biāo)往往不能滿足要求,所以要對簡單鎖相環(huán)路加以改進(jìn)。小數(shù)分頻鎖相環(huán)則是改進(jìn)方案之
關(guān)鍵字：
應(yīng)用 合成 頻率 FPGA
邏輯門數(shù)要求更高的嵌入式應(yīng)用是FPGA定位的主戰(zhàn)場,據(jù)Semico Reserch資深分析師Tony Massimini介紹，2010年，微邏輯組件(微處理器、微控制器和DSP)的銷售額勁升了24.9%。但這是因為相比于2009年的災(zāi)難性的衰退所致。在相對穩(wěn)定的銷售環(huán)境下，預(yù)計2011年有望再成長12%。
關(guān)鍵字：
定位 主戰(zhàn)場 FPGA 應(yīng)用 要求 嵌入式 邏輯
FPGA、CPU與DSP等技術(shù)走向融合,實際上，推動某項或幾項技術(shù)發(fā)展方向的真正動力是市場與技術(shù)的綜合因素，技術(shù)本身或內(nèi)在的發(fā)展慣性并不是最重要的，或者說并非唯一決定性因素。 在無線通信基礎(chǔ)設(shè)施、汽車電子、智能視頻監(jiān)控、工業(yè)自動化控制
關(guān)鍵字：
走向 融合 等技術(shù) DSP CPU FPGA
摘要：頻移鍵控(FSK)是用不同頻率的載波來傳遞數(shù)字信號，并用數(shù)字基帶信號控制載波信號的頻率。提出一種基于流水線CORDIC算法的2FSK調(diào)制器的FPGA實現(xiàn)方案，可有效地節(jié)省FPGA的硬件資源，提高運算速度。最后，給出該方
關(guān)鍵字：
CORDIC 2FSK FPGA 算法
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473