首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

電信應(yīng)用基于FPGA的功耗優(yōu)化解決方案

  • 引言
    針對中心機房功耗越來越大的問題，某些電信運營商制定了采購設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計芯片實施和交付方案，而最新一代FPGA可以說是主要的推動力量。通過
  • 關(guān)鍵字： 優(yōu)化  解決方案  功耗  FPGA  應(yīng)用  基于  電信  

Xilinx FPGA的功耗優(yōu)化設(shè)計

  • 對于FPGA來說，設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗，然后再通過優(yōu)化技術(shù)來使FPGA設(shè)計以及相應(yīng)的PCB板在功率方面效率更高。
    靜態(tài)和動態(tài)功耗及其變化在90nm工藝時，電流泄漏問題對ASIC和
  • 關(guān)鍵字： 設(shè)計  優(yōu)化  功耗  FPGA  Xilinx  

FPGA實現(xiàn)FIR抽取濾波器的設(shè)計

  • 摘要：采用基于分布式算法思想的方法來設(shè)計FIR濾波器，利用FDAt001設(shè)計系統(tǒng)參數(shù)，計算濾波器系數(shù)，同時為了要滿足系統(tǒng)要求考慮系數(shù)的位數(shù)。根據(jù)FIR數(shù)字濾波器結(jié)構(gòu)，對FIR數(shù)字濾波器的FPGA實現(xiàn)方法進行分析。
    關(guān)鍵詞
  • 關(guān)鍵字： FPGA  FIR  抽取濾波器    

如何定義RFID標(biāo)簽和讀卡器

  • 作為在供應(yīng)鏈上跟蹤產(chǎn)品的一種手段，RFID在訪問控制和越來越多的傳統(tǒng)應(yīng)用(如售票)中迅速得到采用。RFID系統(tǒng)一...
  • 關(guān)鍵字： RFID  標(biāo)簽  讀卡器  TCP/IP  FPGA  

Xilinx推出ISE設(shè)計套件11.1版本

  • 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布正式推出ISE® 設(shè)計套件11.1版本(ISE® Design Suite 11.1)。這一FPGA設(shè)計解決方案在業(yè)界率先為邏輯、數(shù)字信號處理、嵌入式處理以及系統(tǒng)級設(shè)計提供了完全可互操作的領(lǐng)域?qū)Ｓ迷O(shè)計流程和工具配置。 該新版本為面向多種市場和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡單、更智能的設(shè)計方法。賽靈思公司致力于為設(shè)計人員提供目標(biāo)設(shè)計平臺，而ISE 設(shè)計套件 11.1版本的推出是一個重要的里程碑。 　　為更好地滿足當(dāng)前異常多
  • 關(guān)鍵字： Xilinx  FPGA  嵌入式  

賽靈思ISE 11.1 量身打造四種工具流程

  • 隨著Xilinx?ISE?設(shè)計套件11.1的推出，賽靈思在優(yōu)化設(shè)計方法、更好地滿足不同技能客戶的多樣化需求，以...
  • 關(guān)鍵字： 邏輯設(shè)計  賽靈思  嵌入式  DSP  FPGA  Xilinx  ISE  

基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

  • 為了解決彈上記錄器和地面測試臺之間高速數(shù)據(jù)流遠距離傳輸問題，提出一種利用低電壓差分信號(LVDS)接口器件實現(xiàn)數(shù)據(jù)遠距離傳輸?shù)脑O(shè)計方案。實驗證明該方案傳輸速度達到20 Mh／s，傳輸距離達到300 m，傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長線傳輸技術(shù)已成功應(yīng)用于在某項目中。
  • 關(guān)鍵字： FPGA  LVDS  光纜  傳輸技術(shù)    

LEON2應(yīng)用于數(shù)字機頂盒CPU的FPGA仿真

  • 摘 要：采用免費軟核LEON2作為數(shù)字機頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型，通過這個原型對硬件性能進行仿真，并且還可以在
  • 關(guān)鍵字： LEON2  FPGA  CPU  應(yīng)用于    

FPGA引腳信號指配的幾個原則

  • 現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳...
  • 關(guān)鍵字： 引腳信號指配  FPGA  單極信號  

采用創(chuàng)新降耗技術(shù)應(yīng)對FPGA靜態(tài)和動態(tài)功耗的挑戰(zhàn)

  • 傳統(tǒng)上，數(shù)字邏輯并不耗費大量靜態(tài)功耗，但隨著工藝節(jié)點的不斷精微，這一情況在發(fā)生顯著變化?，F(xiàn)在，隨著工藝尺度的...
  • 關(guān)鍵字： FPGA  動態(tài)功耗  動態(tài)功耗  Stratix  

利用低成本FPGA設(shè)計下一代游戲控制臺

  • 游戲控制臺設(shè)計者必須在實現(xiàn)系統(tǒng)的多功能、可靠性和低成本之間尋找平衡。市場壓力經(jīng)常迫使最初的控制臺價格...
  • 關(guān)鍵字： FPGA  游戲控制臺  DSP  

基于Verilog的FPGA與USB 2．0高速接口設(shè)計

  • 0 引 言
    USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點，迅速得到廣泛應(yīng)用。
    在高速的數(shù)
  • 關(guān)鍵字： Verilog  FPGA  USB  高速接口    

基于FPGA的UART模塊的設(shè)計

  • 0 引 言
    在計算機的數(shù)據(jù)通信中，外設(shè)一般不能與計算機直接相連，它們之間的信息交換主要存在以下問題：
    (1)速度不匹配。外設(shè)的工作速度和計算機的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。
  • 關(guān)鍵字： FPGA  UART  模塊    

基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

基于FPGA的LVDS高速差分板間接口應(yīng)用

  • 隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升，高速AD和信號處理系統(tǒng)之間需要進行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機的數(shù)據(jù)傳輸速率要求，成為影響接收機性能的新瓶頸。針對這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實際硬件平臺上進行了FPGA實現(xiàn)，達到了18．4 Gbit／s的接口速率。
  • 關(guān)鍵字： FPGA  LVDS  差分板  接口應(yīng)用    
共7210條 404/481 |‹ « 402 403 404 405 406 407 408 409 410 411 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473