fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

為什么設(shè)計(jì)射頻、微波PCB難度如此之大？這些技巧你該掌握

　　簡(jiǎn)介　　如今的電子產(chǎn)品已經(jīng)不再像上世紀(jì) 70 年代的電視和電冰箱一樣，消費(fèi)者每隔十年才更新?lián)Q代一次。現(xiàn)在幾乎每個(gè)家庭的每位成員都是電子產(chǎn)品的消費(fèi)者，而且隨著科技發(fā)展不斷為智慧手機(jī)、平板計(jì)算機(jī)、汽車和電視帶來(lái)各種人們消費(fèi)得起的新功能，人們每年都會(huì)購(gòu)買新產(chǎn)品。　　這些電子產(chǎn)品的共同特征之一是采用無(wú)線技術(shù)，而該技術(shù)極度依賴于RF射頻電路。遺憾的是，即使是最自信的設(shè)計(jì)人員，對(duì)于射頻電路也往往望而卻步，因?yàn)樗鼤?huì)帶來(lái)巨大的設(shè)計(jì)挑戰(zhàn)，并且需要專業(yè)的設(shè)計(jì)和分析工具。正因?yàn)槿绱耍S多年來(lái)，PCB的射
關(guān)鍵字：射頻 PCB

PCB設(shè)計(jì)的核心問(wèn)題解決方案

　　進(jìn)行印刷電路板(PCB)設(shè)計(jì)是指通過(guò)設(shè)計(jì)原理圖紙，進(jìn)行線路布局，以盡可能低的成本生產(chǎn)電路板。過(guò)去，這通常需要借助于價(jià)格昂貴的專用工具才能完成，但是現(xiàn)在，隨著免費(fèi)的高性能軟件工具——例如DesignSpark PCB——以及設(shè)計(jì)模型的日益普及，大大加快了電路板設(shè)計(jì)人員的設(shè)計(jì)速度?！　”M管工程設(shè)計(jì)人員知道，一個(gè)完美的設(shè)計(jì)方案是避免問(wèn)題出現(xiàn)的最佳方式，不過(guò)這仍是一種既浪費(fèi)時(shí)間又浪費(fèi)金錢，同時(shí)治標(biāo)不治本的方法。比如，如果在電磁兼容性(EMC)測(cè)試階段發(fā)現(xiàn)問(wèn)題，將會(huì)造成大量的成本投入，甚至需要對(duì)最初的
關(guān)鍵字： PCB EMC

聽(tīng)老工程師講解PCB布局經(jīng)驗(yàn)

　　對(duì)于電子產(chǎn)品來(lái)說(shuō)，印制線路板設(shè)計(jì)是其從電原理圖變成一個(gè)具體產(chǎn)品必經(jīng)的一道設(shè)計(jì)工序，其設(shè)計(jì)的合理性與產(chǎn)品生產(chǎn)及產(chǎn)品質(zhì)量緊密相關(guān)，而對(duì)于許多剛從事電子設(shè)計(jì)的人員來(lái)說(shuō)，在這方面經(jīng)驗(yàn)較少，雖然已學(xué)會(huì)了印制線路板設(shè)計(jì)軟件，但設(shè)計(jì)出的印制線路板常有這樣那樣的問(wèn)題，而許多電子刊物上少有這方面文章介紹，筆者曾多年從事印制線路板設(shè)計(jì)的工作，在此將印制線路板設(shè)計(jì)的點(diǎn)滴經(jīng)驗(yàn)與大家分享，希望能起到拋磚引玉的作用。筆者的印制線路板設(shè)計(jì)軟件早幾年是TANGO，現(xiàn)在則使用PROTEL2.7 FOR WINDOWS。　　板的布局
關(guān)鍵字： PCB

比較PCB的接地三種方式的區(qū)別

　　接地為防止觸電或保護(hù)設(shè)備的安全,把電力電訊等設(shè)備的金屬底盤或外殼接上地線;利用大地作電流回路接地線。在電力系統(tǒng)中，將設(shè)備和用電裝置的中性點(diǎn)、外殼或支架與接地裝置用導(dǎo)體作良好的電氣連接叫做接地。接地的功用除了將一些無(wú)用的電流或是噪聲干擾導(dǎo)入大地外，最大功用為保護(hù)使用者不被電擊，以 UPS 而言，有些 UPS 會(huì)將零線與地線間的電壓標(biāo)示出來(lái)，確保產(chǎn)品不會(huì)造成對(duì)人體的電擊傷害。　　1.單點(diǎn)接地　　工作頻率低(<1MHz)的采用單點(diǎn)接地式(即把整個(gè)電路系統(tǒng)中的一個(gè)結(jié)構(gòu)點(diǎn)看作接地參考點(diǎn)，所有對(duì)
關(guān)鍵字： PCB

CPU、MCU、FPGA、SoC這些芯片究竟是啥？漲盡姿勢(shì)

　　目前世界上有兩種文明，一種是人類社會(huì)組成的的碳基文明，一種是各種芯片組成的硅基文明——因?yàn)閹缀跛械男酒际且詥尉Ч铻樵现谱鞯模酒到y(tǒng)的總數(shù)比人類的數(shù)量還多出數(shù)十上百倍。芯片大家族里面也分各種不同類型的芯片，從古老的用電子管堆出來(lái)的成噸的邏輯門到現(xiàn)在的超級(jí)數(shù)據(jù)中心，電子技術(shù)的發(fā)展走過(guò)了一代又一代，到了今天，各種芯片更是百花齊放，芯片廠商百家爭(zhēng)鳴。　　　　可是，這么多芯片，按照功能分類，有專門用于計(jì)算的、有專門用于控制的、有專門用于存儲(chǔ)的&hell
關(guān)鍵字： FPGA SoC

使用ECP5?FPGA解決網(wǎng)絡(luò)邊緣智能、視覺(jué)和互連應(yīng)用設(shè)計(jì)挑戰(zhàn)

　　引言　　隨著傳感器、低成本攝像頭和顯示屏在當(dāng)今嵌入式設(shè)計(jì)中的使用量飛速增長(zhǎng)，市場(chǎng)上出現(xiàn)了許多激動(dòng)人心的全新智能和視覺(jué)應(yīng)用。與此同時(shí)，嵌入式視覺(jué)應(yīng)用的爆炸式發(fā)展也讓設(shè)計(jì)工程師對(duì)處理資源需求有了一個(gè)新的認(rèn)識(shí)。包含豐富數(shù)據(jù)的全新視頻應(yīng)用促使設(shè)計(jì)工程師重新考慮到底采用哪種器件，是專用應(yīng)用處理器(AP)、ASIC還是ASSP?然而，在某些情況下，在現(xiàn)有應(yīng)用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動(dòng)成本已然成為上述應(yīng)用更新迭代的阻礙。這一次，擺在眼前的問(wèn)題推動(dòng)設(shè)計(jì)工程師尋求一種協(xié)處理解決方案
關(guān)鍵字： FPGA 萊迪思

基于嵌入式SoC芯片S698-T的飛參采集器設(shè)計(jì)

　韓?俊　(珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著我國(guó)航空業(yè)的發(fā)展，我國(guó)自主設(shè)計(jì)的飛機(jī)越來(lái)越多的飛行在天空中，為了記錄監(jiān)控飛機(jī)飛行過(guò)程中，飛機(jī)各種設(shè)備的參數(shù)，就需要飛行參數(shù)記錄儀器進(jìn)行實(shí)時(shí)記錄。而飛機(jī)上設(shè)備種類、接口類型、信號(hào)種類都比較多，而為了滿足多種飛機(jī)型號(hào)的需求，就需要將飛行參數(shù)采集器設(shè)備的尺寸做的比較小，使得大飛機(jī)和小飛機(jī)都能夠使用?！　?/li>
關(guān)鍵字： SoC FPGA

基于FPGA的卷積層并行加速方案

　　卷積神經(jīng)網(wǎng)絡(luò)(Convolutional?Neural?Networks)是一種主要應(yīng)用于圖像處理領(lǐng)域的人工智能算法。尤其是在計(jì)算機(jī)視覺(jué)領(lǐng)域，CNN在包括識(shí)別(recognition)、檢測(cè)(detection)、分割(segmentation)等很多任務(wù)中占主流地位?！　【矸e神經(jīng)網(wǎng)絡(luò)的基本元素：卷積層(convolutional?layer)、池化層(pooling)、激活函數(shù)(activation)、全連接層(fully-connected?layer)。卷
關(guān)鍵字： FPGA CNN

靜態(tài)哈夫曼編碼的快速硬件實(shí)現(xiàn)

　王朝馳?李成澤?史傲凱?李靖　　電子科技大學(xué)(四川?成都?610054)　　第一屆(2016-2017)全國(guó)大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽全國(guó)總決賽FPGA設(shè)計(jì)方向二等獎(jiǎng)本文所提出的方案的主要功能是連續(xù)接收256個(gè)0~9之間的任意數(shù)值，針對(duì)這256個(gè)數(shù)據(jù)完成輸入數(shù)據(jù)元素的哈夫曼編碼，最后先輸出0~9元素對(duì)應(yīng)的編碼，再按照輸入數(shù)據(jù)順序輸出各數(shù)據(jù)對(duì)應(yīng)的哈夫曼編碼。　　1?系統(tǒng)設(shè)計(jì)方案　　哈夫曼編碼的基本思想是將出現(xiàn)概率較大的數(shù)據(jù)用較短的編碼表示，而將出
關(guān)鍵字：哈夫曼編碼 FPGA

智能工業(yè)物聯(lián)網(wǎng)邊緣 (Edge)平臺(tái)的關(guān)鍵屬性（上）

　　1?IT-OT?融合方法　　工業(yè)物聯(lián)網(wǎng)?(IIoT)?指涉及邊緣設(shè)備、云應(yīng)用、傳感器、算法、安全性、保密性、大量協(xié)議庫(kù)、人機(jī)界面?(HMI)?及其它必須互操作元素的多維度緊密耦合的系統(tǒng)鏈。一些人將?IIoT?愿景描述為運(yùn)營(yíng)技術(shù)?(OT)?與信息技術(shù)?(IT)?的融合，但實(shí)際上目標(biāo)更為深遠(yuǎn)。OT?應(yīng)用的時(shí)間敏感性和?IT?應(yīng)用的數(shù)據(jù)密集性要求所有這些元素融
關(guān)鍵字：工業(yè)物聯(lián)網(wǎng) FPGA

采用FPGA的以太網(wǎng)應(yīng)用

　　以太網(wǎng)連接的日益普及和不斷增加的降成本壓力，是不可阻擋的兩大網(wǎng)絡(luò)趨勢(shì)。由于網(wǎng)絡(luò)和物聯(lián)網(wǎng)(IoT)不斷擴(kuò)張，使得以太網(wǎng)端口的性能持續(xù)增加，并且應(yīng)用于更廣泛的各種產(chǎn)品。網(wǎng)絡(luò)運(yùn)營(yíng)商面臨兩個(gè)巨大壓力，首先是要大幅降低資本支出(CAPEX/OPEX)，同時(shí)要提供更快性能以支持消費(fèi)者應(yīng)用，如4?K視頻和無(wú)處不在的云連接。為了幫助架構(gòu)師滿足這些市場(chǎng)需求，我們需要重新定義中端密度FPGA特性：低成本、低功耗，并且可以滿足通訊應(yīng)用中以太網(wǎng)互聯(lián)的性能要求。　　這些新市場(chǎng)向設(shè)計(jì)以太網(wǎng)通信設(shè)備的供應(yīng)商提出了重大的挑
關(guān)鍵字： FPGA 以太網(wǎng)

AI技術(shù)助力視頻監(jiān)控領(lǐng)域智能化發(fā)展

　　如果大家參加過(guò)2017年10月底在深圳舉辦的安博會(huì)，肯定會(huì)被如潮的人海以及玲瑯滿目的人工智能案例所震驚。毫無(wú)疑問(wèn)，視頻監(jiān)控行業(yè)將迎來(lái)真正的大爆發(fā)，同時(shí)人工智能也必然會(huì)在視頻監(jiān)控行業(yè)大規(guī)模應(yīng)用?！　〗鼉赡辏靡嬗谏疃葘W(xué)習(xí)算法的進(jìn)步，人工智能得以飛速發(fā)展和應(yīng)用。業(yè)界有個(gè)這樣的簡(jiǎn)單比喻：如果把打造人工智能系統(tǒng)比作造火箭，則算法是引擎，數(shù)據(jù)是燃料，加速靠的是芯片?？梢?jiàn)，海量的數(shù)據(jù)、先進(jìn)的算法、高效的芯片是AI領(lǐng)域三大要素。在這次人工智能大浪潮中，幾乎每個(gè)芯片商都希望搭上順風(fēng)車火一把。下圖為研究機(jī)構(gòu)對(duì)未來(lái)AI芯
關(guān)鍵字： AI FPGA

大咖詳談FPGA，簡(jiǎn)介、工作原理等

　　FPGA工作原理與簡(jiǎn)介　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用Flash或者熔絲與反熔
關(guān)鍵字： FPGA Xilinx

說(shuō)說(shuō)那些你不知道的電路設(shè)計(jì)及PCB布線時(shí)的可靠性原則

　　目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響?！　∫虼耍谠O(shè)計(jì)印制電路板的時(shí)候，應(yīng)注意采用正確的方法。　　一、接地　　地線設(shè)計(jì)在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等?！　≡诘鼐€設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)　　正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1M
關(guān)鍵字： PCB 電路設(shè)計(jì)

PCB設(shè)計(jì)中，布局布線有哪些基本原則

　　一、元件布局基本規(guī)則　　1. 按電路模塊進(jìn)行布局，實(shí)現(xiàn)同一功能的相關(guān)電路稱為一個(gè)模塊，電路模塊中的元件應(yīng)采用就近集中原則，同時(shí)數(shù)字電路和模擬電路分開(kāi);　　2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔周圍3.5mm(對(duì)于M2.5)、4mm(對(duì)于M3)內(nèi)不得貼裝元器件;　　3. 臥裝電阻、電感(插件)、電解電容等元件的下方避免布過(guò)孔，以免波峰焊后過(guò)孔與元件殼體短路;　　4. 元器件的外側(cè)距板邊的距離為5mm;　　5. 貼裝
關(guān)鍵字： PCB 布線