高性能處理器的負載點電源設(shè)計

　處理器的發(fā)展
　　隨著集成度不斷提高，以及特征尺寸不斷縮小，處理器內(nèi)核電壓也開始降至 1V 以下，同時其電流消耗也隨著工作速度的提高而上升。工藝技術(shù)的改進必須與負載點電源設(shè)計技術(shù)的發(fā)展要求同步。適用于二十世紀八九十年代的電源管理解決方案未必適用于目前的高性能處理器。為處理器提供核心動力面臨著若干技術(shù)上的挑戰(zhàn)，如：如何放置大型旁路電容、浪涌電流、穩(wěn)壓精度與定序等。

　　能量的來源——大型旁路電容
　　處理器的總電流不單由電源自身提供，還由處理器的旁路以及電源的大型電容器提供。如果處理器工作強度發(fā)生突然變化導致負載急劇瞬變，那么浪涌電流首先由本地旁路電容提供——通常為較小的陶瓷電容，它們可針對負載變化做出迅速響應(yīng)。隨著處理速度從 500 MHz 增至 1GHz 乃至更高，我們還需要存儲更多能量的旁路電容，這是至關(guān)重要的。另一能量來源就是電源的大型電容。對于較新型的高性能處理器而言，旁路電容應(yīng)等于乃至大于電源的大型電容。為了避免造成穩(wěn)定性方面的問題，我們必須注意確保電源在增加旁路電容的情況下保持穩(wěn)定。即便電源評估板在基準情況下工作良好無誤，但連接至負載時也可能出錯。為確保對電源的反饋環(huán)路進行補償，以適應(yīng)更大的旁路電容。大型旁路電容必須彼此靠近，才能減小寄生效應(yīng)。

　　避免浪涌電流
　　帶有大型旁路電容的電源在啟動時可能發(fā)生問題，因為電源啟動時可能難以為大型旁路電容充足電并滿足處理器的負載要求。因此，電源可能會在過電流情況下斷電，電壓也可能在啟動時暫時下降（變?yōu)閱握{(diào)），這就可能導致處理器鎖死。為了減小浪涌電流，我們可延長內(nèi)核電壓電源的啟動時間，從而讓旁路電容慢慢充電。眾多 DC/DC 調(diào)節(jié)器均具有可調(diào)節(jié)的慢啟動引腳，以延長電壓上升時間。如果調(diào)節(jié)器不帶慢啟動引腳，那么我們可以采用外部 MOSFET 與 RC 充電方案來實現(xiàn)。超額電源設(shè)計是另一種解決浪涌電流的簡單方法，前提是設(shè)計人員能夠承受更高額定電流帶來的體積增大、價格升高的不利因素。如果處理器要求的話，我們也建議采用帶有電流限制的 DC/DC 調(diào)節(jié)器來保持單調(diào)的電壓斜線上升。

　　精度調(diào)節(jié)
　　多年前的處理器要求電壓容限達 5% 之多，但隨著工藝節(jié)點不斷縮小，內(nèi)核電壓也降至 1V 以下，因此容限減小，甚至可能要求線路（工作輸入電壓范圍）、負載（工作輸出電流范圍）和工作溫度上的誤差容限不超過 3%。為確保精度調(diào)節(jié)能夠滿足處理器的要求，一般產(chǎn)品說明書的電氣特性部分保證設(shè)備在一定溫度和線路條件下的性能誤差在參考電壓 1% 的范圍內(nèi)。負載精度在3A情況下誤差最大為 0.09%。TPS54310 在各種線路、負載以及溫度條件下都能夠輕松實現(xiàn)誤差在 3% 以內(nèi)。表1 給出了TPS54310 的調(diào)節(jié)精度示例。

　　AC 精度調(diào)整
　　如果處理器在從低工作到高工作狀態(tài)變化中遇到動態(tài)負載范圍突變，它會迅速消耗掉更多的電流，這就會導致電壓下降。電源必須對電壓變化立即做出反應(yīng)以保持調(diào)節(jié)的準確度（圖 1）。電壓峰值 (voltage spike) 應(yīng)不超過處理器的電壓容限規(guī)范，因此您應(yīng)準確了解處理器產(chǎn)品說明書中所列的最大絕對內(nèi)核電壓要求是多少。為了提高電源在瞬態(tài)情況下的調(diào)節(jié)性能，我們可降低電感器的值，從而加速穩(wěn)壓器的響應(yīng)時間，并增加電容來提供更強的能量存儲能力，以適應(yīng)電壓下降以及電壓尖峰 (spike) 的情況。較好的做法是采用電源電壓監(jiān)控器來保護處理器，如果電壓在系統(tǒng)掉電過程中下降過低，那么就能提供良好的斷電重置功能。

　　定序
　　越來越多的處理器制造商開始針對核心與 I/O 上電定序提供建議的時序指南。一旦我們了解了時序要求，就可根據(jù)負載點電源設(shè)計者的要求來選擇適當?shù)募夹g(shù)。對于雙電源而言，上電和斷電有幾種不同的方法，分別為：順序、同時排序和預偏置啟動。