cpld/fpga 文章 進入cpld/fpga技術社區(qū)
一種改進型surendra背景更新算法的FPGA實現(xiàn)
- 針對現(xiàn)有的動態(tài)背景提取運動目標物體算法復雜且難以在硬件上實現(xiàn)的問題,研究了改進型surendra背景更新算法原理的特點,提出了改進型surendra背景更新算法的硬件結構,并對硬件結構進行綜合、仿真后,在FPGA芯片上實現(xiàn)。
- 關鍵字: 運動目標提取 surendra背景更新算法 FPGA
基于FPGA+DSP的智能車全景視覺系統(tǒng)
- 為實現(xiàn)智能車全景視覺系統(tǒng)的應用研究平臺,設計了一種基于FPGA+雙DSP的實時6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個DSP組成。第一個FPGA進行多通道視覺圖像采集的同步控制、邏輯處理,第二片F(xiàn)PGA輔助DSP進行海量圖像數(shù)據(jù)的高速并行處理。
- 關鍵字: 全景視覺系統(tǒng) FPGA+DSP 數(shù)字圖像采集與處理系統(tǒng)
基于FPGA和多DSP的高速視覺測量系統(tǒng)的研究
- 針對高速視覺測量系統(tǒng)數(shù)據(jù)處理速度快、數(shù)據(jù)處理量大的特點,將FPGA技術與DSP技術相結合,研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測量系統(tǒng)。詳細介紹了FPGA技術與多DSP技術在數(shù)字圖像處理過程中的不同應用、高速視覺測量系統(tǒng)的總體結構以及各部分的工作原理。
- 關鍵字: 高速視覺測量系統(tǒng) DSP FPGA
基于FPGA的915 MHz射頻讀卡器設計
- 參照ISO/IEC 18000-6 Type B 協(xié)議設計了一款工作頻率為915 MHz的射頻讀卡器,采用FPGA完成協(xié)議中規(guī)定的數(shù)字信號處理,C8051F020單片機作為主控器。利用Verilog HDL硬件描述語言,搭建FPGA內(nèi)部各個小模塊及系統(tǒng)的驗證平臺,選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標器件,使用Quartus II進行綜合,并通過時序和功能驗證。
- 關鍵字: 射頻讀卡器 數(shù)字信號處理 FPGA
數(shù)字電視CAS中DES加密模塊的FPGA實現(xiàn)
- 一種基于FPGA的數(shù)據(jù)加密標準算法的實現(xiàn)。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線法對DES加密算法進行了設計,并對其進行了比較。通過采用子密鑰簡單產(chǎn)生和ROM優(yōu)化S盒的方法,對流水線法進行改進,達到了資源占用率低、加密速度快的效果。
- 關鍵字: 數(shù)據(jù)加密標準算法 DES FPGA 流水線
基于FPGA的精密離心機光柵信號細分系統(tǒng)
- 介紹一種基于FPGA的精密離心機光柵信號細分系統(tǒng)。說明了光柵信號的產(chǎn)生過程和基本處理方法,提出了一種綜合EDA技術與光柵莫爾條紋電子學細分技術的設計方案。通過VerilogHDL實現(xiàn)該系統(tǒng)的主要設計,并利用ISE軟件進行了仿真試驗。試驗表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。
- 關鍵字: ISE 信號細分系統(tǒng) 光柵信號 FPGA
利用XCS40實現(xiàn)小型聲納的片上系統(tǒng)集成
- 介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統(tǒng)設計中的應用。在該系統(tǒng)設計中,采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個系統(tǒng)的功能集成在了一片芯片上。實踐證明,即降低了成本,又縮短了設計和調試的時間。
- 關鍵字: 漁用聲納系統(tǒng) 片上系統(tǒng) FPGA
基于軟件無線電的數(shù)字偵聽接收機研究
- 為實現(xiàn)頻譜監(jiān)測、通信偵察等任務,提出了一種基于軟件無線電的數(shù)字偵察接收機的軟、硬件體系結構。該接收機基于高速數(shù)字信號處理器、大規(guī)模現(xiàn)場可編程門陣列、高速AD芯片、高精度大動態(tài)范圍AGC電路,實現(xiàn)了信號的寬頻段、寬帶接收;采用盲信號處理技術,實現(xiàn)了對未知信號的參數(shù)辨識、分類、盲解調。
- 關鍵字: 頻譜監(jiān)測 軟件無線電 FPGA
基于FPGA的多軟核圖像處理系統(tǒng)設計
- 介紹以圖像處理為應用背景、基于FPGA芯片建立的多軟核系統(tǒng)設計。系統(tǒng)中包含兩個Nios II軟核處理器和兩個用于進行圖像顏色空間轉換的CSC MegaCore IP核。兩個Nios II軟核處理器共享程序存儲器、數(shù)據(jù)存儲器及啟動存儲器。在硬件設計方面,CSC MegaCore IP作為外圍組件通過一個自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設計方面,運行在每個Nios II軟核處理器上的程序通過硬件Mutex核協(xié)調對共享數(shù)據(jù)存儲器的訪問。
- 關鍵字: 圖像處理 多軟核系統(tǒng) FPGA
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473