fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

系統(tǒng)級(jí)芯片設(shè)計(jì)語(yǔ)言和驗(yàn)證語(yǔ)言的發(fā)展

作者：韓俊剛時(shí)間：2006-02-1117:08:15來(lái)自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡(jiǎn)介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機(jī)編碼時(shí)，通常使用parameter對(duì)狀態(tài)名進(jìn)行定義，這樣寫(xiě)Case語(yǔ)句的時(shí)候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

摘要：直接數(shù)字頻率合成器DDS具有極高的分辨率、頻率轉(zhuǎn)換速度快、相位噪聲低等優(yōu)點(diǎn)。以ALTERA公司的CPU軟核Ni...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

這個(gè)帖子主要和大家介紹一些我們?cè)贔PGA硬件系統(tǒng)設(shè)計(jì)過(guò)程中遇到的問(wèn)題和解決的方法。也歡迎大家一起參與討論...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

IP（IntellectualProperty）就是常說(shuō)的知識(shí)產(chǎn)權(quán)。美國(guó)Dataquest咨詢(xún)公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、AS...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

　　摘要：我們?cè)诒卷?xiàng)工作中解決的問(wèn)題是：證實(shí)部分重配置適用于基于生物識(shí)別特性的復(fù)雜個(gè)人識(shí)別算法的開(kāi)發(fā);運(yùn)用二維設(shè)計(jì)抽象層對(duì)功能進(jìn)行空間和時(shí)間的管理。　　關(guān)鍵詞：生物識(shí)別;指紋識(shí)別;FPGA;部分重配置　　自動(dòng)指紋識(shí)別系統(tǒng) 　　指紋識(shí)別是自動(dòng)個(gè)人識(shí)別技術(shù)中使用的最常見(jiàn)、最可靠的技術(shù)。大體上，實(shí)現(xiàn)的技術(shù)將自動(dòng)指紋識(shí)別(AFAS) 劃分為在不同時(shí)間和不同條件下執(zhí)行的兩個(gè)階段：登記和識(shí)別。
關(guān)鍵字：生物識(shí)別 FPGA 201102

　　摘要：全景攝像機(jī)可以使用一個(gè)攝像頭獲取周?chē)?60°的環(huán)境信息，與以往的多攝像機(jī)獲取方法相比大大節(jié)省了硬件資源，并且在還原全景圖時(shí)避免了多畫(huà)面拼接產(chǎn)生的“鬼影”問(wèn)題。但由于反射式全景攝像機(jī)獲取的畫(huà)面為極坐標(biāo)視圖，為適應(yīng)人眼觀察習(xí)慣需要對(duì)其進(jìn)行展開(kāi)。本文在FPGA上實(shí)現(xiàn)了對(duì)反射式全景圖像的實(shí)時(shí)展開(kāi)，在27MHz系統(tǒng)時(shí)鐘的驅(qū)動(dòng)，生成122萬(wàn)像素的展開(kāi)圖像達(dá)到了21.97fps的幀速。　　
關(guān)鍵字： FPGA 全景攝像機(jī)

功能測(cè)試技術(shù)的復(fù)興是表面貼裝器件和電路板小型化的必然結(jié)果。任何系統(tǒng)一旦小到難于探測(cè)基內(nèi)部，所剩下原就只...
關(guān)鍵字： PCB 測(cè)試

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線(xiàn)接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)立
關(guān)鍵字： FPGA SRAM 嵌入式

在PCB板的設(shè)計(jì)當(dāng)中，可以通過(guò)分層、恰當(dāng)?shù)牟季植季€(xiàn)和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。在設(shè)計(jì)過(guò)程中，通過(guò)預(yù)測(cè)可以將絕...
關(guān)鍵字： PCB/ESD

　　伴隨著通信、工業(yè)、軍事、汽車(chē)，以及消費(fèi)類(lèi)電子市場(chǎng)的強(qiáng)勁反彈，幾乎每一家分析機(jī)構(gòu)都毫無(wú)例外的預(yù)測(cè)FPGA市場(chǎng)2011年以及未來(lái)會(huì)有較大的增長(zhǎng)。來(lái)自IC Insight的數(shù)據(jù)顯示，2010年P(guān)LD的市場(chǎng)增長(zhǎng)率超過(guò)了45%，達(dá)到48億美元。預(yù)計(jì)到2014年，總市值將進(jìn)一步增加到70億美元，排名整個(gè)半導(dǎo)體行業(yè)增速最快的第三位。　　
關(guān)鍵字： Xilinx FPGA

針對(duì)JPEG2000解碼系統(tǒng)中的核心處理模塊――離散小波逆變換(IDWT)，提出了一種基于FPGA的多級(jí)小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿(mǎn)足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求，并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
關(guān)鍵字： FPGA 多級(jí) 小波逆變換實(shí)時(shí)系統(tǒng)

　　PCB布局遵循的常規(guī)方法很多，如：熱點(diǎn)分散;將發(fā)熱最大的器件布置在散熱最佳位置;高熱耗散器件在與基板連接時(shí)應(yīng)盡能減少它們之間的熱阻;PCB的每一層要大量鋪銅且多打通孔等。而在進(jìn)行PCB布局前，對(duì)PCB的熱設(shè)計(jì)至關(guān)重要。　　市場(chǎng)上卡類(lèi)終端的功耗現(xiàn)狀和面臨的挑戰(zhàn) 　　隨著LTE無(wú)線(xiàn)網(wǎng)絡(luò)的部署，下行的數(shù)據(jù)速率已經(jīng)達(dá)到并超過(guò)了1Gbps，要處理這么高的數(shù)據(jù)速率，數(shù)據(jù)終端必需要很高的數(shù)據(jù)處理能力，同時(shí)必然帶來(lái)功耗的增加。而我們正在研發(fā)的幾款產(chǎn)品均出現(xiàn)了熱的問(wèn)題，有幾款樣機(jī)在大速率數(shù)據(jù)傳輸時(shí)甚至在幾分鐘內(nèi)就
關(guān)鍵字：熱設(shè)計(jì) PCB

摘　要：近年來(lái)，隨著FPGA 電路在軍工和航天領(lǐng)域的廣泛應(yīng)用，用戶(hù)對(duì)FPGA 電路的可靠性要求也越來(lái)越高。在集成電路的可靠性*估試驗(yàn)中，動(dòng)態(tài)老化試驗(yàn)是最重要的試驗(yàn)之一，F(xiàn)PGA 動(dòng)態(tài)老化技術(shù)的實(shí)現(xiàn)可以提高FPGA 電
關(guān)鍵字： FPGA 電路動(dòng)態(tài)老化技術(shù)研究