首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 3nm plus

半導體走到3nm制程節(jié)點不成問題

  • 　　在剛剛閉幕的2016年ITF(IMEC全球科技論壇)上，世界領(lǐng)先的獨立納米技術(shù)研究機構(gòu)——IMEC的首席執(zhí)行官Luc van den Hove指出，“scaling(尺寸縮小)還會繼續(xù)，我不僅相信它將會繼續(xù)，而且我認為它不得不繼續(xù)。” 　　他認為，目前從技術(shù)層面來說，F(xiàn)INFET、Lateral Nanowire(橫向納米線) 和Vertical Nanowire(縱向納米線)已經(jīng)可以幫我們持續(xù)推進到3nm的制程節(jié)點。EUV光刻技術(shù)將是未來的唯一選擇。
  • 關(guān)鍵字： 3nm  半導體  
共151條 11/11 |‹ « 2 3 4 5 6 7 8 9 10 11
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473