cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區(qū)
美高森美和Sibridge Technologies共同開發(fā)用于SmartFusion2和IGLOO2 FPGA器件的高速協(xié)議IP產(chǎn)品組合
- 致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 和擁有ASIC/SoC設(shè)計、驗證和嵌入式解決方案專有技術(shù)的領(lǐng)先設(shè)計和驗證IP供應(yīng)商Sibridge Technologies宣布推出一系列瞄準(zhǔn)美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA器件的高速IP內(nèi)核。 通過增添了Sibridge Technologies成為認(rèn)可的CompanionCore供應(yīng)商,這項舉措擴(kuò)展了
- 關(guān)鍵字: 美高森美 FPGA
CPU遇摩爾定律瓶頸 FPGA混合元件或成解決方案
- 各科技大廠莫不希望能以更少的成本、在更小的空間里嵌入更多運算電晶體,有廠商開始轉(zhuǎn)向開發(fā)現(xiàn)場可編程閘陣列(Field Programmable Gate Array;FPGA)平行架構(gòu),整合FPGA與處理器優(yōu)勢打造低功耗、高效能的Saturn 1伺服器,也打造出更易于作業(yè)的Carte開發(fā)環(huán)境,可望推動未來市場主流應(yīng)用。 根據(jù)The Platform報導(dǎo)分析,近年處理器研發(fā)遇上摩爾定律(Moore's Law)瓶頸,廠商們想破頭提升產(chǎn)品應(yīng)用效能,業(yè)界與高效能運算市場也開始熱烈討論FPGA架構(gòu)應(yīng)用。業(yè)
- 關(guān)鍵字: FPGA CPU
基于DSP和FPGA的紅外信息數(shù)據(jù)處理系統(tǒng)
- 現(xiàn)代空戰(zhàn)中,光電對抗裝備在戰(zhàn)爭中扮演著重要的角色,而紅外偵測與跟蹤系統(tǒng)由于采用的無源探測技術(shù),因此與雷達(dá)等主動探測系統(tǒng)相比具有隱身性強(qiáng)、抗干擾能力好和小型化程度高等優(yōu)點,受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實時性強(qiáng)且反應(yīng)時間短等特點,這便要求圖像處理計算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運算、實時性強(qiáng)、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計方法。 1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計 紅外信息
- 關(guān)鍵字: DSP FPGA
基于FPGA的圖像實時處理系統(tǒng)設(shè)計
- 由于現(xiàn)場實時測量的需要,機(jī)器視覺技術(shù)越來越多地借助硬件來完成,如DSP芯片、專用圖像信號處理卡等。但是,DSP做圖像處理也面臨著由于數(shù)據(jù)存儲與處理量大,導(dǎo)致處理速度較慢,系統(tǒng)實時性較差的問題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫結(jié)構(gòu)相結(jié)合,實現(xiàn)了圖像數(shù)據(jù)的緩存與提取,節(jié)省了存儲芯片所占用的片上空間,并且利用圖像預(yù)處理重復(fù)率高,但算法相對簡單的特點和FPGA數(shù)據(jù)并行處理,結(jié)合流水線的結(jié)構(gòu),大大縮短了圖像預(yù)處理的時間,解決了圖像處理實時性差的問題。 1系統(tǒng)架構(gòu)和流程簡介 本系統(tǒng)采用了F
- 關(guān)鍵字: FPGA DSP
雷達(dá)信號處理:FPGA還是GPU?
- FPGA和CPU一直是雷達(dá)信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng),越來越復(fù)雜,對信息處理的需求也急劇增長。為此,F(xiàn)PGA不斷在提高處理能力和吞吐量,CPU也在發(fā)展以滿足下一代雷達(dá)的信號處理性能需求。這種努力發(fā)展的趨勢導(dǎo)致越來越多的使用CPU加速器,如圖形處理單元(GPU)等,以支持較重的處理負(fù)載。 本文對比了FPGA和GPU浮點性能和設(shè)計流程。最近幾年,GPU已經(jīng)不僅能完成圖形處理功能,而且成為強(qiáng)大的浮點處理平臺,被稱之為GP-
- 關(guān)鍵字: FPGA GPU
基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計
- 0 引言 在光伏并網(wǎng)系統(tǒng)的逆變器電路中,對電網(wǎng)電壓的鎖相是一項關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時會產(chǎn)生較大的電磁干擾,因此,其簡單的鎖相方法很容易受到干擾而失鎖,從而導(dǎo)致系統(tǒng)無法正常運行。在這種情況下,設(shè)計采用對電網(wǎng)電壓進(jìn)行過零檢測后再將信號送人CPLD,然后由CPLD實現(xiàn)對電網(wǎng)電壓進(jìn)行數(shù)字鎖相的方法,可以有效地防止相位因干擾而發(fā)生抖動或者失鎖的現(xiàn)象,保證系統(tǒng)的正常運行。另外,本系統(tǒng)還使用CPLD對DSP產(chǎn)生的PWM波控制信號和系統(tǒng)運行時的各項參數(shù)進(jìn)行監(jiān)控,一旦發(fā)現(xiàn)異常,立即使系統(tǒng)停機(jī),并通知DSP
- 關(guān)鍵字: 濾波器 CPLD 光伏逆變器
基于FPGA 的太陽能并網(wǎng)逆變器的研究
- 系統(tǒng)概述 新能源發(fā)電成為21世紀(jì)解決能源危機(jī)的必經(jīng)出路,光伏發(fā)電、風(fēng)電、核電等新能源發(fā)電是目前新能源發(fā)電研究的幾大方向。這幾種新能源各有各的特點,我們選擇了最靠近我們的光伏發(fā)電作為研究出發(fā)點。 目前光伏發(fā)電并網(wǎng)技術(shù)的研究愈加深入成熟,而關(guān)于光伏發(fā)電技術(shù)的具體應(yīng)用環(huán)節(jié)還是有著許多發(fā)揮余地。光伏發(fā)電的優(yōu)點是清潔安全、分布相對較為均勻、可持續(xù)利用。同時光伏發(fā)電也存在自己的問題,其中一個很重要的問題是光伏發(fā)電需要做的是收集輻射到地表的太陽能,這個環(huán)節(jié)需要占用大量的空間,這個問題使光伏發(fā)電的應(yīng)用有著
- 關(guān)鍵字: FPGA 逆變器
混合信號IC──復(fù)雜電源管理組件的設(shè)計挑戰(zhàn)及解決方案
- 隨著系統(tǒng)內(nèi)電源數(shù)量的增多,為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作,對電源軌進(jìn)行監(jiān)測和控制變得非常重要,特別是在使用微處理器時。確定電壓軌是否處于工作范圍內(nèi),以及該電壓相對于其它電壓軌是否按照正確的時序上電或斷電,這些對于系統(tǒng)執(zhí)行的可靠性和安全性來說都是至關(guān)重要的。例如FPGA,在向組件提供5V I/O(輸入/輸出)電壓之前,必須先施加3.3V的核心電壓,并持續(xù)至少20ms,以避免組件上電時受到損壞。對于系統(tǒng)的可靠性來說,滿足這樣的時序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。
- 關(guān)鍵字: FPGA DSP
混合信號FPGA實現(xiàn)真正單芯片SOC
- 要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單,因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果一項設(shè)計功能的精髓能夠深植于單一芯片上,將會大大增加第三方取得這項設(shè)計的困難度。 單芯片系統(tǒng)對嵌入式系統(tǒng)設(shè)計師來說,往往會隨著其面對的不同的系統(tǒng)設(shè)計而各有不同。例如,在龐大的娛樂或通信消費產(chǎn)品市場中,SoC意味著一顆具有數(shù)百萬邏輯門的集成電路(IC),其中包含許多大型定制邏輯模塊,并有將芯片的數(shù)字處
- 關(guān)鍵字: FPGA SOC
Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包
- Mentor Graphics公司今天宣布即時推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗證團(tuán)隊,可將創(chuàng)建、實例化、配置和連接 QVIP 測試平臺的時間縮短 5 倍以上,從而顯著提高效率。這就意味著,驗證團(tuán)隊可以將更多的時間花在 QVIP 上,以驗證他們的設(shè)計在功能上是否正確。 EZ-VIP 包由 QVIP 配置軟件、一個 VIP 調(diào)通服務(wù)包和一個全新的 EZ-VIP API 組成。其中,QVI
- 關(guān)鍵字: Mentor Graphics FPGA
【從零開始走進(jìn)FPGA】 玩轉(zhuǎn)VGA
- 一、VGA的誘惑 首先,VGA的驅(qū)動,這事,一般的單片機(jī)是辦不到的;由于FPGA的速度,以及并行的優(yōu)勢,加上可現(xiàn)場配置的優(yōu)勢,VGA的配置,只有俺們FPGA可以勝任,也只有FPGA可以隨心所欲地配置(當(dāng)然ARM也可以,應(yīng)用比較高吧)。 初學(xué)者就是喜歡看炫的效果,往往會忍不住想玩。尤其玩FPGA的,沒玩VGA就感到跟單片機(jī)沒啥提升,因此VGA的驅(qū)動也不得不講。Bingo當(dāng)年也是如此。擋不住VGA的誘惑,初學(xué)者問Bingo VGA問題的人也是灰常的多,也許一般教科書理論太強(qiáng),實際應(yīng)用不是很身后
- 關(guān)鍵字: VGA FPGA
Altera宣布Stratix 10的創(chuàng)新全面刷新高端FPGA和SoC業(yè)界性能指標(biāo)記錄
- Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié),這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實現(xiàn)全面突破,勢必將云時代的網(wǎng)絡(luò)通信技術(shù)推向又一個巔峰。 Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構(gòu),由Intel® 14 nm三柵極工藝技術(shù)制造,內(nèi)核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU級別浮點計算性能和異構(gòu)
- 關(guān)鍵字: Altera FPGA
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473